Verilog
今日: 0|主题: 39|排名: 34

新窗


	预览 HLS使用AXI接口的IP，在SDK中调用没有得到正确数据！ KEVINXIAO 2020-2-24\| 最后发表: 苏9935 2020-6-18 16:20 9203 2 2
	预览 vivado里怎样引用设计好的system.bd中设计好的IP中的端口(引脚)？ - [悬赏 1 积分] liuzq 2018-10-14\| 最后发表: 黑暗鼠标 2020-6-12 14:03 7182 3 3
	预览在MA703的HDMI OUT例程中，有个疑火.. ...2 玛瑙＿重获新生i 2020-2-7\| 最后发表: 小雪 2020-6-4 10:19 15383 14 16
	预览有关FPGA处理定点小数运算碧天光 2020-3-13\| 最后发表: 小雪 2020-6-4 10:17 11100 2 2
	预览 hls_hough直线检测人心和太阳是一 2019-12-26\| 最后发表: 人心和太阳是一 2019-12-26 10:58 5634 0 0
	预览串口问题 - [悬赏 1 积分] 愤怒的小孩 2016-9-1\| 最后发表: A1_Vincent 2019-12-6 17:00 8602 3 3
	预览教程程序问题：HLS部分卢新硕 2019-11-12\| 最后发表: 卢新硕 2019-11-12 21:54 6179 0 0
	预览实验CH07_sobel_hdl工程SDK配置问题 haley 2019-11-1\| 最后发表: mlink_fae 2019-11-2 11:25 9742 1 1
	预览搭建sdsoc平台 qswoyidiandbqdl 2019-9-5\| 最后发表: qswoyidiandbqdl 2019-9-5 17:32 7466 0 0
	预览 HLS第二节流水灯教程求助 xiumudong 2019-8-8\| 最后发表: mlink_fae 2019-8-9 10:40 7680 1 1
	预览 HLS提示未找到对应头文件 lzxsements 2019-7-13\| 最后发表: mlink_fae 2019-7-15 15:27 7828 1 1
	预览 verilog 可以使用数组定义输入输出端口吗 - [悬赏 1 积分] 狂羁青马 2016-6-24\| 最后发表: lailix 2017-8-29 21:32 15707 5 5
	预览 AXI4总线 SLAVE部分的用户段谁来解释一下呢？ - [悬赏 1 积分] uisrc 2016-6-29\| 最后发表: 車欠 2016-11-7 08:46 8456 1 1
	预览求助：复位信号产生方法二：同步复位 - [已解决] wugz89 2016-10-24\| 最后发表: Yeran 2016-11-2 23:02 7176 2 2
	预览参考的一个三段式状态机，感觉有问题，大家来看看 - [已解决] uisrc 2016-6-21\| 最后发表: 母子平安 2016-7-2 19:46 8030 3 3
	预览 verilog 语法实战解读以下代码 - [悬赏 1 积分] uisrc 2016-6-26\| 最后发表: admin 2016-6-26 11:33 6708 0 0
	预览关于用Verilog描述一个系统的问题 - [悬赏 1 积分] 身经百战的长者 2016-6-20\| 最后发表: superman 2016-6-20 09:54 6364 2 2
	预览不常见的Verilog语法之条件判断中出现xx的含义 uisrc 2016-5-29\| 最后发表: admin 2016-5-31 17:42 9258 2 2
	预览关于3.3v LVTTL电平和3.3v LVCMOS电平的疑问 uisrc 2015-5-28\| 最后发表: pcb工程师_xy 2016-5-7 11:30 14731 3 3

12 / 2 页

优质服务商家

严格准入，海量云服务
7*8小时在线服务

实时咨询，安心购物
专业测试品质保证

安全监测，保证品质
退款售后无忧

不满意可退款


	预览 HLS使用AXI接口的IP，在SDK中调用没有得到正确数据！ KEVINXIAO 2020-2-24\| 最后发表: 苏9935 2020-6-18 16:20 9203 2 2
	预览 vivado里怎样引用设计好的system.bd中设计好的IP中的端口(引脚)？ - [悬赏 1 积分] liuzq 2018-10-14\| 最后发表: 黑暗鼠标 2020-6-12 14:03 7182 3 3
	预览在MA703的HDMI OUT例程中，有个疑火.. ...2 玛瑙＿重获新生i 2020-2-7\| 最后发表: 小雪 2020-6-4 10:19 15383 14 16
	预览有关FPGA处理定点小数运算碧天光 2020-3-13\| 最后发表: 小雪 2020-6-4 10:17 11100 2 2
	预览 hls_hough直线检测人心和太阳是一 2019-12-26\| 最后发表: 人心和太阳是一 2019-12-26 10:58 5634 0 0
	预览串口问题 - [悬赏 1 积分] 愤怒的小孩 2016-9-1\| 最后发表: A1_Vincent 2019-12-6 17:00 8602 3 3
	预览教程程序问题：HLS部分卢新硕 2019-11-12\| 最后发表: 卢新硕 2019-11-12 21:54 6179 0 0
	预览实验CH07_sobel_hdl工程SDK配置问题 haley 2019-11-1\| 最后发表: mlink_fae 2019-11-2 11:25 9742 1 1
	预览搭建sdsoc平台 qswoyidiandbqdl 2019-9-5\| 最后发表: qswoyidiandbqdl 2019-9-5 17:32 7466 0 0
	预览 HLS第二节流水灯教程求助 xiumudong 2019-8-8\| 最后发表: mlink_fae 2019-8-9 10:40 7680 1 1
	预览 HLS提示未找到对应头文件 lzxsements 2019-7-13\| 最后发表: mlink_fae 2019-7-15 15:27 7828 1 1
	预览 verilog 可以使用数组定义输入输出端口吗 - [悬赏 1 积分] 狂羁青马 2016-6-24\| 最后发表: lailix 2017-8-29 21:32 15707 5 5
	预览 AXI4总线 SLAVE部分的用户段谁来解释一下呢？ - [悬赏 1 积分] uisrc 2016-6-29\| 最后发表: 車欠 2016-11-7 08:46 8456 1 1
	预览求助：复位信号产生方法二：同步复位 - [已解决] wugz89 2016-10-24\| 最后发表: Yeran 2016-11-2 23:02 7176 2 2
	预览参考的一个三段式状态机，感觉有问题，大家来看看 - [已解决] uisrc 2016-6-21\| 最后发表: 母子平安 2016-7-2 19:46 8030 3 3
	预览 verilog 语法实战解读以下代码 - [悬赏 1 积分] uisrc 2016-6-26\| 最后发表: admin 2016-6-26 11:33 6708 0 0
	预览关于用Verilog描述一个系统的问题 - [悬赏 1 积分] 身经百战的长者 2016-6-20\| 最后发表: superman 2016-6-20 09:54 6364 2 2
	预览不常见的Verilog语法之条件判断中出现xx的含义 uisrc 2016-5-29\| 最后发表: admin 2016-5-31 17:42 9258 2 2
	预览关于3.3v LVTTL电平和3.3v LVCMOS电平的疑问 uisrc 2015-5-28\| 最后发表: pcb工程师_xy 2016-5-7 11:30 14731 3 3

Verilog 今日: 0|主题: 39|排名: 34

浏览过的版块

Verilog
今日: 0|主题: 39|排名: 34