问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7688 人浏览分享

开启左侧

HLS第二节流水灯教程求助

[复制链接]
7688 1
教程的最后在绑定管脚的时候没有说明。我用提供的绑了管脚,可以看到流水灯。但是想知道
create_clock -period 10.000 -name i_clk [get_ports i_clk]


这句约束是什么意思?
还有就是逻辑教程中提供的时钟不是都由PS提供的吗?为什么这里不需要PS提供的时钟也可以运行??

评论 1

mlink_fae  新手上路  发表于 2019-8-9 10:40:01 | 显示全部楼层
这个是时钟约束,时钟周期是10nm 就是时钟是100m,这里也可以不用加,约束这里的介绍可以参考官方手册ug903-vivado-using-constraints。时钟可以是zynq ps端的时钟,也可以是PL端的时钟,PL端的时钟一般是外部时钟。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

5

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版