问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 7720 人浏览分享

开启左侧

UDP模块不工作,请问应怎样debug

[复制链接]
7720 3
本帖最后由 expjwt 于 2020-5-17 16:33 编辑

各位好,我在调试Ethernet程序时遇到问题,如下图所示:

mac_rx_valid有数据

mac_rx_valid有数据

测试时通过电脑ping板卡,
也尝试过用调试工具直接发udp包。
用在线调试抓取RX链路的数据,时钟为125MHz
物理层芯片有反应,并且rxc, rx_ctl, rxd都是存在的;
后续几级fifo和convertor的valid信号也有产生;udp_ip_protocol_stack模块收到了mac_rx_valid。但是抓取不到app_rx_data_valid,ping也是不通的。
请问:
仅ping板卡的情况下,是不是只有arp包,udp模块自行处理,不会产生app_rx_data_valid给上层模块?
在整体ping不通的情况下,如何判断udp模块本身已经正常工作了?

评论 3

uisrc  管理员  发表于 2020-5-17 16:32:21 | 显示全部楼层
UDP协议栈没有问题,我们所有开发板的FPGA方案都提供了配套的demo,可以先用配套demo测试,如果自己的设计的硬件,需要注意芯片不一样,肯能产生的问题。
越努力越幸运!加油!
expjwt  新手上路  发表于 2020-5-17 16:34:38 | 显示全部楼层
本帖最后由 expjwt 于 2020-5-19 13:31 编辑

有遇到相同问题的同学吗?
水果皇帝  新手上路  发表于 2020-7-11 16:23:45 | 显示全部楼层
expjwt 发表于 2020-5-17 16:34
有遇到相同问题的同学吗?

我也遇到同样的问题,在MAC_rx_valid端能够收到使能信号跟数据,但是在app_rx_data_valid起不来,后面的fifo接收不到数据。。。。。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版