不常见的Verilog语法之条件判断中出现xx的含义
Verilog 8228 人阅读 | 2 人回复
使用道具 举报
发表评论已发布 2 条
开开心心做设计
发表于 2016-5-30 10:31:53 | 显示全部楼层
uisrc
发表于 2016-5-31 17:42:53 | 显示全部楼层
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页