[X]关闭

不常见的Verilog语法之条件判断中出现xx的含义

文档创建者:uisrc
浏览次数:8228
最后更新:2016-05-31
x就是代表0或者1,当以下语句中出现的时候,代表这个x的位置0或者1都是满足条件的。
比如4'd1xx1 当 4’d1111、4’d1001、4’d1011、4’d1101 都是满足条件的。
casex (rd_be_o[3:0])

        4'b1xx1 : byte_count = 12'h004;
        4'b01x1 : byte_count = 12'h003;
        4'b1x10 : byte_count = 12'h003;
        4'b0011 : byte_count = 12'h002;
        4'b0110 : byte_count = 12'h002;
        4'b1100 : byte_count = 12'h002;
        4'b0001 : byte_count = 12'h001;
        4'b0010 : byte_count = 12'h001;
        4'b0100 : byte_count = 12'h001;
        4'b1000 : byte_count = 12'h001;
        4'b0000 : byte_count = 12'h001;

      endcase



发表评论已发布 2

开开心心做设计

发表于 2016-5-30 10:31:53 | 显示全部楼层

pcie的那个pio的例程?

uisrc

发表于 2016-5-31 17:42:53 | 显示全部楼层

是的,PCIE里面程序的一部分,有时候官方的代码有很多新的地方可以写下
越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则