设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › Verilog ›
微信扫一扫 分享朋友圈

已有 11111 人浏览分享

开启左侧

有关FPGA处理定点小数运算

[复制链接]
11111 2
如果有大量的定点小数想要输入进FPGA计算，是否应该在上位机统一去除小数点后再输入进FPGA。貌似verilog会将赋值的小数只保留整数部分，想请教一下有没有通用的处理方法。

举报 使用道具

回复

评论 2

胖煜亚  新手上路  发表于 2020-4-27 10:42:37 | 显示全部楼层
用二进制进行不会有影响

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

碧天光
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版