有关FPGA处理定点小数运算 - Verilog - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

有关FPGA处理定点小数运算

文档创建者：碧天光

浏览次数：9336

最后更新：2020-06-04

如果有大量的定点小数想要输入进FPGA计算，是否应该在上位机统一去除小数点后再输入进FPGA。貌似verilog会将赋值的小数只保留整数部分，想请教一下有没有通用的处理方法。

回复

使用道具举报

发表评论已发布 2 条

发表于 2020-4-27 10:42:37 | 显示全部楼层

用二进制进行不会有影响

回复支持反对

使用道具举报