问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7181 人浏览分享

开启左侧

求助 :复位信号产生方法二:同步复位

[复制链接]
7181 2
悬赏1积分已解决
initial
begin
rst_n_i=1;
@(negedge clk_i)
rst_n_i=0;
#100; //固定时间复位
repeat(10) @(negedge clk_i); //固定周期数复位
@(negedge clk_i)
rst_n_i=1;
end
这段程序中
repeat(10) @(negedge clk_i);
@(negedge clk_i)
rst_n_i=1;是什么意思?目的是什么!没搞明白


最佳答案

查看完整内容

@(negedge clk_i) 就是运行一个时钟周期 所以 首先rst_n_i=1; @(negedge clk_i)//运行一个时钟周期 rst_n_i=0;//低电平复位 repeat(10) @(negedge clk_i); //运营10个周期 @(negedge clk_i)//再运行一个时钟周期 rst_n_i=1;//高电平

评论 2

uisrc  管理员  发表于 2016-10-24 19:20:21 | 显示全部楼层
@(negedge clk_i) 就是运行一个时钟周期
所以 首先rst_n_i=1;
@(negedge clk_i)//运行一个时钟周期
rst_n_i=0;//低电平复位
repeat(10) @(negedge clk_i); //运营10个周期
@(negedge clk_i)//再运行一个时钟周期
rst_n_i=1;//高电平

越努力越幸运!加油!

举报 使用道具

回复
Yeran  新手上路  发表于 2016-11-2 23:02:52 | 显示全部楼层
仿真开始时给rst_n_i一个初始值    走时钟之后改为0进行复位若干周期 再改回1模块开始正常工作

举报 使用道具

回复
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

2

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版