问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 6719 人浏览分享

开启左侧

verilog 语法实战解读以下代码

[复制链接]
6719 0
悬赏1积分未解决
// FIFO Implementation
        generate
          for(byte_index=0; byte_index<= (C_S_AXIS_TDATA_WIDTH/8-1); byte_index=byte_index+1)
          begin:FIFO_GEN
            reg  [(C_S_AXIS_TDATA_WIDTH/4)-1:0] stream_data_fifo [0 : NUMBER_OF_INPUT_WORDS-1];
            // Streaming input data is stored in FIFO
            always @( posedge S_AXIS_ACLK )
            begin
              if (fifo_wren)// && S_AXIS_TSTRB[byte_index])
                begin
                  stream_data_fifo[write_pointer] <= S_AXIS_TDATA[(byte_index*8+7) -: 8];
                end  
            end  
          end               
        endgenerate


越努力越幸运!加油!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

12

关注

71

粉丝

615

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版