#
# Create work library
#
vlib work
#
# Compile sources
#
vlog "../src/*.v"
vlog "../tb/*.v"
#
# Call vsim to invoke simulator
#
vsim -voptargs=+acc work.top_tb
#
# Add waves
#
do wave.do
#
# Run simulation
#
run -all
#
# End
复制代码

reg                 en;
reg [12:0]         h_syn_cnt = 'd0;
reg [12:0]         v_syn_cnt = 'd0;
reg [23:0]         image [0 : H_ACTIVE*V_ACTIVE-1];
reg [31:0]         image_cnt = 'd0;

//读取txt文件到image数组中
initial begin
        $readmemh("../../matlab_src/image_720_1280_3.txt", image);
end

// 行扫描计数器
always@(posedge i_clk)
begin
        if(h_syn_cnt == H_TOTAL_TIME-1)
        h_syn_cnt <= 0;
    else
        h_syn_cnt <= h_syn_cnt + 1;
end

// 列扫描计数器
always@(posedge i_clk)
begin
        if(h_syn_cnt == H_TOTAL_TIME-1)
        begin
        if(v_syn_cnt == V_TOTAL_TIME-1)
            v_syn_cnt <= 0;
        else
            v_syn_cnt <= v_syn_cnt + 1;
        end
end

// 行同步控制
always@(posedge i_clk)
begin
    if(h_syn_cnt < H_SYNC_TIME)
        o_hsyn <= 0;
    else
        o_hsyn <= 1;
end

// 场同步控制
always@(posedge i_clk)
begin
    if(v_syn_cnt < V_SYNC_TIME)
        o_vsyn <= 0;
    else
        o_vsyn <= 1;
end

// 坐标使能.
always@(posedge i_clk)
begin
    if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)
    begin
        if(h_syn_cnt >= H_SYNC_TIME + H_BACK_PORCH && h_syn_cnt < H_SYNC_TIME + H_BACK_PORCH + H_ACTIVE)
            en <= 1;
        else
            en <= 0;
    end
    else
        en <= 0;
end

always@(posedge i_clk)
begin
    if(en)
        begin
                o_r                     <= image[image_cnt][23:16];
                o_g                 <= image[image_cnt][15:8];
                o_b                 <= image[image_cnt][7:0];
            image_cnt         <= image_cnt + 1;
        end
        else if(image_cnt == H_ACTIVE*V_ACTIVE)
        begin
                o_r                     <= 8'h00;
                o_g                 <= 8'h00;
                o_b                 <= 8'h00;
            image_cnt         <= 'd0;
        end        
    else
        begin
                o_r                     <= 8'h00;
                o_g                 <= 8'h00;
                o_b                 <= 8'h00;
            image_cnt         <= image_cnt;
        end        
end

always@(posedge i_clk)
begin
        o_en <= en;
end

复制代码

always@(posedge i_clk or negedge i_rst_n) 
begin
    if(!i_rst_n)
        begin
        r_d0 <= 16'd0;
        g_d0 <= 16'd0;
        b_d0 <= 16'd0;
                r_d1 <= 16'd0;
                g_d1 <= 16'd0;
                b_d1 <= 16'd0;
                r_d2 <= 16'd0;
                g_d2 <= 16'd0;
                b_d2 <= 16'd0;        
    end
    else 
        begin
        r_d0 <= 66  * i_r;
        g_d0 <= 129 * i_g;
        b_d0 <= 25  * i_b;
                r_d1 <= 38  * i_r;
                g_d1 <= 74  * i_g;
                b_d1 <= 112 * i_b;
                r_d2 <= 112 * i_r;
                g_d2 <= 94  * i_g;
                b_d2 <= 18  * i_b;        
    end
end
复制代码

always@(posedge i_clk or negedge i_rst_n) 
begin
    if(!i_rst_n)
        begin
                y_d0  <= 16'd0;
                cb_d0 <= 16'd0;
                cr_d0 <= 16'd0;
    end
    else 
        begin
                y_d0  <= r_d0 + g_d0 + b_d0 + 4096 ;
                cb_d0 <= b_d1 - r_d1 - g_d1 + 32768;
                cr_d0 <= r_d2 - g_d2 - b_d2 + 32768;
    end
end
最后进行信号的同步：
always@(posedge i_clk ) 
begin
        hsyn        <= {hsyn[0],i_hsyn};
        vsyn        <= {vsyn[0],i_vsyn};
        de                <= {de[0],i_de};
end

assign         o_hsyn        = hsyn[1];
assign         o_vsyn        = vsyn[1];
assign         o_y                = y_d0 [15:8];
assign         o_cb        = cb_d0[15:8];
assign         o_cr        = cr_d0[15:8];
assign         o_de        = de[1];
复制代码

always@(posedge i_clk ) 
begin
        hsyn        <= {hsyn[0],i_hsyn};
        vsyn        <= {vsyn[0],i_vsyn};
        de                <= {de[0],i_de};
end

assign         o_hsyn        = hsyn[1];
assign         o_vsyn        = vsyn[1];
assign         o_y                = y_d0 [15:8];
assign         o_cb        = cb_d0[15:8];
assign         o_cr        = cr_d0[15:8];
assign         o_de        = de[1];
复制代码