设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 13347 人浏览分享

开启左侧

Miz702教程第八章:EMIO管脚约束问题

 火.. [复制链接]
13347 13
母子平安  新手上路  发表于 2016-6-19 09:43:56 | 显示全部楼层
在第8章原装代码接口名和管脚约束名对不上，不知道是怎么实现的。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复 支持 反对
uisrc  管理员  发表于 2016-6-19 21:06:48 | 显示全部楼层
母子平安 发表于 2016-6-19 01:43
在第8章原装代码接口名和管脚约束名对不上，不知道是怎么实现的。

xdc 文件中的PIN脚 改为gpio_0_tri_t    顶层文件中删除 gpio_0_tri_i 就可以了 这个地方的名字可以自定义的，所以依葫芦画瓢，不要太拘束


越努力越幸运！加油！

举报 使用道具

回复 支持 反对
母子平安  新手上路  发表于 2016-7-2 19:42:39 | 显示全部楼层
更正一个问题   关于第八章gpio_0_tri_t   连接ila    剩下就是gpio_0_tri_o和gpio_0_tri_i（接口上删掉） 这个实验就算完美了，作者应该是这个用意，学生猜测到了老师的心

举报 使用道具

回复 支持 反对
德德德里克  新手上路  发表于 2016-8-5 01:00:11 | 显示全部楼层
和教程截图的确不一样，结合视频教程。思考一下就可以解决了

举报 使用道具

回复 支持 反对
12
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

SJY0109

1

关注

1

粉丝

2

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版