[X]关闭

AMD-FPGA

  • 文档数:1184
作者 回复/查看 最后发表
预览 AD9481属于SDR还是DDR Azad 2020-1-14 34623 msxbo 2020-2-6 18:21
预览 SDK无法进入函数内部打断点,stepinto直接进汇编? attach_img 小尨 2020-2-2 25526 msxbo 2020-2-6 18:19
预览 CH19 利用BRAM进行PS与PL间数据交互历程中 attach_img 情已逝 2019-12-6 24981 msxbo 2020-2-6 18:17
预览 请教zynq7020对巨帧支持的问题 attach_img newhub 2020-2-1 14771 newhub 2020-2-1 21:02
预览 MIG 三缓存 视频缓冲 问题请教 想应用在数据传输 keykay 2020-1-18 25253 msxbo 2020-1-20 15:15
预览 xparameters.h DEVICE ID是0 attach_img yn2014 2020-1-14 26429 yn2014 2020-1-16 11:11
预览 关于一个高速AD的set_input_delay的问题 attach_img Azad 2020-1-14 26436 Azad 2020-1-16 10:15
预览 Flash烧写问题 attach_img 闪光流星 2020-1-14 15814 msxbo 2020-1-14 10:57
预览 HDMI电平标准选择和硬件设计 TGR865 2020-1-13 17646 msxbo 2020-1-14 10:56
预览 variable 'DataCollectValue' should not be used in output port connection challenge-wxg 2020-1-9 112590 msxbo 2020-1-11 13:27
预览 FEP_HDMI_IN改显示标准 warmer 2020-1-8 37132 warmer 2020-1-8 16:59
预览 A7 PCIE平台的FDMA用户接口宽度问题 new_design_pcie 2020-1-7 17131 msxbo 2020-1-8 16:23
预览 mz7035串口无法显示print的数据 attach_img 刘杨虎 2020-1-3 35845 ぉ沙皮狗的忧伤 2020-1-6 13:45
预览 找不到vivado套件 attach_img Amazing 2020-1-1 45611 msxbo 2020-1-5 09:53
预览 CH11_IIC_EEROM和CH12_IIC_RTC实验无法实现 attach_img 烟火流沙823 2019-12-30 25159 msxbo 2020-1-5 09:53
预览 串口无法打印数据 attach_img Sizeof 2019-12-17 27205 刘杨虎 2020-1-3 19:31
预览 FPGA管脚上下拉 乔木 2019-12-26 16015 msxbo 2020-1-3 16:19
预览 ps端qpsi flash调试问题提问 attach_img Bin~ 2020-1-2 15709 Bin~ 2020-1-2 22:52
预览 LINUX下自己安装Vivado后使用osrc-lab安装驱动显示错误 attach_img lyuc85 2019-7-24 24328 Amazing 2020-1-1 23:42
预览 MZ7035_FA核心板程序不能固化 木木 2019-12-30 26825 木木 2019-12-30 10:57
预览 上位机通过xdma核访问一个可读可写寄存器是否需要该寄存器是否需要连接到外部引脚? attach_img 不在。276 2019-12-27 25792 菲尼克兔 2019-12-29 12:19
预览 不要每次都通过Vivado调用Modelsim进行仿真,而是用modelsim继续仿真 regWire 2019-12-27 05788 regWire 2019-12-27 21:31
预览 ZYNQ扩展EMIO的eth问题 attach_img feitingfj 2019-12-23 48764 乔木 2019-12-26 15:51
GTP核的drp_clk频率问题 - [阅读权限 100]attach_img 天马行空 2019-12-26 18 msxbo 2019-12-26 14:47
预览 SDK 操作AXI总线,CPU进入了Xil_DataAbortHandler错误 attach_img 东临碣石 2019-12-25 012629 东临碣石 2019-12-25 18:40
预览 verilog HDL代码问题 A1_Vincent 2019-12-25 03897 A1_Vincent 2019-12-25 17:15
预览 关于教程04_example_PCIE CH07_IMAGE_LOOP的BD设计的疑问 attach_img A1_Vincent 2019-12-25 04110 A1_Vincent 2019-12-25 17:11
预览 XDMA中PCIE to AXI映射地址的问题 attach_img 天马行空 2019-12-24 77722 A1_Vincent 2019-12-24 19:38
预览 HDMI接口模拟I/0输出 Sitp剑心 2019-9-18 45434 山野耕夫 2019-12-24 17:13
预览 ZYNQ HR端口问题! gbear92 2019-12-24 03173 gbear92 2019-12-24 16:52
预览 zynq ps uart DMA问题请教 dou 2019-12-20 26689 dou 2019-12-23 20:39
预览 PCIe windows版本运行时显示部署错误 卢新硕 2019-12-23 13750 卢新硕 2019-12-23 19:36
预览 关于屏幕显示 凡夫俗子 2019-12-23 14727 凡夫俗子 2019-12-23 18:13
预览 PL扩展以太网LWIP通信,生成bit文件时报错 海比天蓝 2019-12-23 26822 海比天蓝 2019-12-23 14:15
预览 ZYNQ的PS端PHY芯片选择 Big-hearted22 2019-12-21 49892 Big-hearted22 2019-12-23 10:56
预览 固话到QSPI可以下载,但断电重启后无相应反应 regWire 2019-12-21 27608 regWire 2019-12-22 20:12
预览 Vivado找不到Target Lijian 2019-12-20 18991 msxbo 2019-12-21 14:03
预览 7035开发版的pl ddr3参考时钟怎么设 等風の帆653 2019-12-17 14713 msxbo 2019-12-21 14:02
预览 SDI和PCIE共用GTP时钟的问题 安若 2019-12-12 26142 安若 2019-12-19 11:53
预览 网易源安装 attach_img ぉ沙皮狗的忧伤 2019-8-29 36213 ぉ沙皮狗的忧伤 2019-12-18 13:55
预览 vivado2018.2打开2017.4的工程 综合-执行-编译报错 attach_img 李堪和 2019-12-14 27080 李堪和 2019-12-17 15:39
预览 如何短接SFP+连线 菲尼克兔 2019-12-14 26437 菲尼克兔 2019-12-17 15:22
预览 zynq移植qt出错 attach_img L8998 2019-12-17 16416 msxbo 2019-12-17 12:56
预览 串口不能收发数据 kevinshen 2019-12-15 16116 msxbo 2019-12-17 12:55
预览 CH22 PL_PS attach_img 金健 2019-12-13 15549 msxbo 2019-12-17 12:52
预览 CH23 利用AXI VDMA 实现OV5640摄像头采集中摄像头的XCLK怎么是24Mhz呢? 情已逝 2019-12-17 15619 msxbo 2019-12-17 12:47
预览 PL PS DMA 传输 attach_img - [回帖奖励 1 ] 瞌睡来登了 2019-12-16 06714 瞌睡来登了 2019-12-16 11:11
预览 如何修改ADAU1761的采样位数和采样频率 刘杨虎 2019-12-12 05575 刘杨虎 2019-12-12 13:52
预览 关于例程的组合 AXI GPIO+定时器中断+按键中断的问题 attach_img 洪晴 2019-12-10 48427 无为而为 2019-12-12 09:58
预览 CH21 利用AXI DMA进行批量数据环路测试-两个函数不懂 情已逝 2019-12-8 36302 无为而为 2019-12-12 09:49
下一页 »