问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 4013 人浏览分享

开启左侧

关于FDMA核在Zynq UltraScale+平台上,测试读写时,读取数据错误

  [复制链接]
4013 6
写入1024个数据,从0~1024。读取数据,发现从DDR中读出的数总是从136开始。芯片是DDR4,4G大小。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 6

uisrc  管理员  发表于 2021-6-7 09:49:07 | 显示全部楼层
PS DDR 还是PL DDR 另外是否是数据错位?
越努力越幸运!加油!
Yang_Y24Fr  新手上路  发表于 2021-6-8 09:51:15 | 显示全部楼层
uisrc 发表于 2021-6-7 09:49
PS DDR 还是PL DDR 另外是否是数据错位?

PS 端DDR,数据读出是0~1024,是错位
ぉ沙皮狗的忧伤  版主  发表于 2021-6-9 14:45:42 | 显示全部楼层
你在arm端就要对ddr读啊,看看是写操作有问题还是读操作有问题,在去定位
Yang_Y24Fr  新手上路  发表于 2021-6-9 15:52:22 | 显示全部楼层
ぉ沙皮狗的忧伤 发表于 2021-6-9 14:45
你在arm端就要对ddr读啊,看看是写操作有问题还是读操作有问题,在去定位

从ARM端Debug看相应内存地址空间内的值和读操作抓出的波形是一致的,应该就是没有正确写入
uisrc  管理员  发表于 2021-6-9 18:34:14 | 显示全部楼层
Xil_DCacheInvalidateRange() 使用下,确保数据都刷到内存了
越努力越幸运!加油!
Yang_Y24Fr  新手上路  发表于 2021-6-9 21:36:33 | 显示全部楼层
uisrc 发表于 2021-6-9 18:34
Xil_DCacheInvalidateRange() 使用下,确保数据都刷到内存了

加了,没有效果,写操作是PL端执行的
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版