设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4146 人浏览分享

开启左侧

怎样实现can0 can1两路同时收发数？

[复制链接]
4146 2
裸跑，不带系统
can0首发数没问题
现在加上了can1，一直弄不好，希望大神给指点一下，谢

举报 使用道具

回复

评论 2

ぉ沙皮狗的忧伤  版主  发表于 2021-6-28 16:13:13 | 显示全部楼层
无法实现

举报 使用道具

回复
fipzuylm  新手上路  发表于 2021-7-2 08:58:34 来自手机 | 显示全部楼层
ぉ沙皮狗的忧伤 发表于 2021-6-28 16:13
无法实现

请给指点一下为何无法实现啊？硬件是独立出来的管脚，无法两路各收各的各发各的么？……

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

fipzuylm
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版