- xparameters.h DEVICE ID是0 (2篇回复)
- 关于一个高速AD的set_input_delay的问题 (2篇回复)
- Flash烧写问题 (1篇回复)
- HDMI电平标准选择和硬件设计 (1篇回复)
- variable 'DataCollectValue' should not be used in output port connection (1篇回复)
- FEP_HDMI_IN改显示标准 (3篇回复)
- A7 PCIE平台的FDMA用户接口宽度问题 (1篇回复)
- mz7035串口无法显示print的数据 (3篇回复)
- 找不到vivado套件 (4篇回复)
- CH11_IIC_EEROM和CH12_IIC_RTC实验无法实现 (2篇回复)
- 串口无法打印数据 (2篇回复)
- FPGA管脚上下拉 (1篇回复)
- ps端qpsi flash调试问题提问 (1篇回复)
- LINUX下自己安装Vivado后使用osrc-lab安装驱动显示错误 (2篇回复)
- MZ7035_FA核心板程序不能固化 (2篇回复)
- 上位机通过xdma核访问一个可读可写寄存器是否需要该寄存器是否需要连接到外部引脚? (2篇回复)
- 不要每次都通过Vivado调用Modelsim进行仿真,而是用modelsim继续仿真 (0篇回复)
- ZYNQ扩展EMIO的eth问题 (4篇回复)
- GTP核的drp_clk频率问题 (1篇回复)
- SDK 操作AXI总线,CPU进入了Xil_DataAbortHandler错误 (0篇回复)
- verilog HDL代码问题 (0篇回复)
- 关于教程04_example_PCIE CH07_IMAGE_LOOP的BD设计的疑问 (0篇回复)
- XDMA中PCIE to AXI映射地址的问题 (7篇回复)
- HDMI接口模拟I/0输出 (4篇回复)
- ZYNQ HR端口问题! (0篇回复)
- zynq ps uart DMA问题请教 (2篇回复)
- PCIe windows版本运行时显示部署错误 (1篇回复)
- 关于屏幕显示 (1篇回复)
- PL扩展以太网LWIP通信,生成bit文件时报错 (2篇回复)
- ZYNQ的PS端PHY芯片选择 (4篇回复)
- 固话到QSPI可以下载,但断电重启后无相应反应 (2篇回复)
- Vivado找不到Target (1篇回复)
- 7035开发版的pl ddr3参考时钟怎么设 (1篇回复)
- SDI和PCIE共用GTP时钟的问题 (2篇回复)
- 网易源安装 (3篇回复)
- vivado2018.2打开2017.4的工程 综合-执行-编译报错 (2篇回复)
- 如何短接SFP+连线 (2篇回复)
- zynq移植qt出错 (1篇回复)
- 串口不能收发数据 (1篇回复)
- CH22 PL_PS (1篇回复)
- CH23 利用AXI VDMA 实现OV5640摄像头采集中摄像头的XCLK怎么是24Mhz呢? (1篇回复)
- PL PS DMA 传输 (0篇回复)
- 如何修改ADAU1761的采样位数和采样频率 (0篇回复)
- 关于例程的组合 AXI GPIO+定时器中断+按键中断的问题 (4篇回复)
- CH21 利用AXI DMA进行批量数据环路测试-两个函数不懂 (3篇回复)
- MicroBlaze扩展内存 (2篇回复)
- 如何在PS端对DMA传来的数据进行处理? (2篇回复)
- 闲置fpga板卡出售 (1篇回复)
- 使用KC705跑XDMA历程1有问题 (1篇回复)
- 关于ZYNQ7100开发板的电源设计方案 (2篇回复)