UISRC工程师学习站's Archiver
首页
›
AMD-FPGA
› 关于屏幕显示
凡夫俗子
发表于 2019-12-23 18:12:15
关于屏幕显示
我在例程的基础上加了几个自己的IP核,自己的IO,其他部分完全没动,结果屏幕就花了,时序报告也没有任何时序错误,请问这种情况有遇到过吗
凡夫俗子
发表于 2019-12-23 18:13:43
是微雪的600×1024屏幕,用VDMA+RGB的
页:
[1]
查看完整版本:
关于屏幕显示