- 有没有 Artix-7 MA703FA-100T 开发板 关于USB3.0的开发教程呀? (0篇回复)
- 请问一下,如何修ZYNQ工程的HDMI分辨率? (2篇回复)
- ZYNQ DMA或者PL直接访问DDR的时候Xil_DCacheFlushRange函数什么时候使用的解答 (0篇回复)
- 无法添加IP核 (1篇回复)
- 学习规划求助 (2篇回复)
- 关于tcp接收网络调试助手数据 (2篇回复)
- 7K325使用GTX核,rxnotintable信号提示8B/10B解码错误 (0篇回复)
- ps端uart通信 (2篇回复)
- 【ZYNQ-7000开发之十六】音频信号处理 (3篇回复)
- debug 停不到 main函数 (2篇回复)
- ZYNQ摄像头 (3篇回复)
- quartus9.0联合modelsim仿真TPG+video_out ip出现错误 (0篇回复)
- MK7325,mig核同时读写当写地址超过0x1000_0000axi4总线就挂了 (8篇回复)
- uart发送比较长的16进制数据 (1篇回复)
- 在BD文件中加入了两个自定义IP,但是建立SDK工程以后,其中一个IP的驱动包找不到 (2篇回复)
- MIG测试的问题 (1篇回复)
- single DDR3通信问题 (5篇回复)
- 关于ZYNQ7035FA开发板启动模式 (5篇回复)
- 汤总,有基于AXI DMA在Linux下实现PL与系统通信的例程吗 (4篇回复)
- OV7725使用DMA传输例程 (1篇回复)
- 关于顶层模块更新 (3篇回复)
- 使用MA704开发板的以太网ARP问题 (2篇回复)
- MIZ701N 行为级仿真时出现需要添加“-mt off -v 1”编译选项,Vivado2018.3如何添加? (1篇回复)
- 如何用LwIP发送浮点数据 (1篇回复)
- 关于自建IP的复位信号 (1篇回复)
- 关于AXI-STREAM-FIIFO DATA (1篇回复)
- 如何搭建Vivado HLS 与 Modelsim 联合调试环境 (0篇回复)
- PL通过dma传输数据至PS (1篇回复)
- pl和ps共享内存的问题 (0篇回复)
- 关于A703_100T开发板出厂测试文件test4仿真的一些疑问 (1篇回复)
- zynq7015 PS 502bank 与外部DDR3的引脚配置 (1篇回复)
- XDMA一组管脚画反了 (1篇回复)
- 开发板和PC物理链路显示1G,为什么用ifconfig eth0 192.168.1.10只显示10M 半双工? (1篇回复)
- ZYNQ SD0卡不启动问题? (1篇回复)
- ZYNQ PS 双路以太网怎么选择MDC MDIO? (1篇回复)
- Linux下VDMA关于地址的使用问题 (0篇回复)
- 在进行AXI DAM 从PL发送数据到PS,每次最大的传输长度是128,而且只能传输两次。 (1篇回复)
- Vivado中ASYNC_REG命令讲解 (0篇回复)
- 时序调整IDELAYE2 在ADC采集中的应用(转载) (2篇回复)
- MIZ7035 S08_CH04 SFP网络通信例程的问题 (2篇回复)
- LwIP TCP测试时,无法进入connect回调函数,检查过IP地址,没有问题 (0篇回复)
- 以太网通信篇 DMA_LWIP以太网传输 (2篇回复)
- 求助啊ZYNQ7020 跑linux系统问题 (1篇回复)
- Miz701扩充串口该怎么做? (0篇回复)
- ESFP子卡使用问题——LWIP库设置 (0篇回复)
- Xilinx MIG (0篇回复)
- zynq PS重新配置PL (0篇回复)
- 引脚约束文件中复位应该对应哪个引脚? (1篇回复)
- 跑linux系统的时候,使用的CPU是两个同时吗? 他的主频是多少 (4篇回复)
- 701开发板linux启动后无法ping通本地笔记本 (1篇回复)