米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑 - 技术答疑问题集 - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑

文档创建者：Benoit_O7AHp

浏览次数：3227

最后更新：2022-08-19

答疑分类
答疑分类:	4-FPGA开发 » 2-AMD(XILINX)

技术支持
FPGA

联系人:benoit1995 (微信)

手机号:15821968381

邮箱:guochao@fuji.waseda.jp

板卡型号:MK7160FA-325

Block Memory Generator位宽问题

我在看教程FDMA-BRAM的时候发现提供的工程中Block Memory Generator的位宽是32，但是教程中设置的是128 bits. P.12
我尝试修改工程中bram的位宽, 但是框是灰色的, 无法修改, 只能修改bram_ctrl的位宽为128.
请问这是什么原因呢?

回复

使用道具举报

米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑

文档创建者：Benoit_O7AHp

浏览次数：3227

最后更新：2022-08-19

发表评论已发布 1 条

答疑分类
答疑分类:	4-FPGA开发 » 2-AMD(XILINX)

你把前级这个IP检查一下，然后把后面你这个bram删除，重新生成一个，可以点击上面的AUTO按钮生成，然后你再看一下，应该就没问题了

回复

使用道具举报

米联客2022版FPGA数据缓存方案(PL-AXI-FDMA) 中的疑惑

文档创建者：Benoit_O7AHp

浏览次数：3227

最后更新：2022-08-19

答疑分类
答疑分类:	4-FPGA开发 » 2-AMD(XILINX)

您好, 问题解决了. 需要点击Validate Design, 位宽才会变化.

回复

使用道具举报