[X]关闭

AMD-FPGA

  • 文档数:1182
作者 回复/查看 最后发表
预览 关于sdk debug模式下的错误提示 - [已解决] attach_img challenge-wxg 2019-9-16 14628 msxbo 2019-9-16 14:31
预览 PL如何产生逻辑中断到PS? - [已解决] attach_img leehowal 2016-9-1 38269 jenny 2019-8-12 11:27
预览 bitstream generation failed - [已解决] 宁静致远419 2019-8-9 15624 admin 2019-8-9 12:47
预览 请问一下,如何修ZYNQ工程的HDMI分辨率? - [已解决] jm4ever 2019-7-15 24162 jm4ever 2019-7-16 16:08
预览 请问一下大家Ubuntu的密码是多少? - [已解决] YJFei 2018-3-24 24400 YJFei 2018-3-29 09:23
预览 小白请教个PL中断视频那块的简单的问题? - [已解决] attach_img grepbug 2017-8-5 24534 grepbug 2017-8-13 23:39
预览 DDR术语 - [已解决] 中国的孩子 2016-11-21 14337 shiwuge 2016-11-28 09:23
预览 ISE软件综合实现时间过长的问题 - [已解决] attach_img accdgh 2016-9-19 54724 accdgh 2016-11-12 18:48
预览 MI-Z702 ch34相关问题 - [已解决] 2609622174 2016-11-2 64527 2609622174 2016-11-3 19:52
预览 请问fifo的写入和读出时钟的占空比必须是50%吗 - [已解决] attach_img 狂羁青马 2016-7-28 25420 狂羁青马 2016-7-29 11:43
预览 ddr3 读数据的周期和shipscope 抓信号的周期不一致 - [已解决] attach_img 狂羁青马 2016-6-18 13419 shiwuge 2016-7-29 09:24
预览 ddr3 中pll ip核的分频系数(infrastructure中的)可以为小数吗 - [已解决] 狂羁青马 2016-7-19 65307 shiwuge 2016-7-22 17:18
预览 xilinx dds ip核输出的sine cosine 以怎样的数字量输出 - [已解决] attach_img 狂羁青马 2016-7-13 44541 狂羁青马 2016-7-18 15:25
预览 mis603UDP协议传输问题 - [已解决] attach_img HanS 2016-7-8 44446 HanS 2016-7-9 10:37
预览 spartan-6 可以有两个时钟输入吗 - [已解决] 狂羁青马 2016-7-8 23439 狂羁青马 2016-7-9 08:54
预览 chipscope抓信号可以检测出信号的周期吗 - [已解决] 狂羁青马 2016-6-4 45885 狂羁青马 2016-6-10 08:48