请问fifo的写入和读出时钟的占空比必须是50%吗
AMD-FPGA 6352 人阅读 | 2 人回复
查看完整内容
使用道具 举报
发表评论已发布 2 条
shiwuge
发表于 2016-7-28 15:51:18 | 显示全部楼层
狂羁青马
发表于 2016-7-29 11:43:46 | 显示全部楼层
shiwuge 发表于 2016-7-29 09:23 不需要,只需要满足时序的时钟,比如说一个时钟占空比30%,只要建立时间和保持时间满足,仍是ok!
本版积分规则 发表回复 回帖并转播 回帖后跳转到最后一页