设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4714 人浏览分享

开启左侧

spartan-6 可以有两个时钟输入吗

[复制链接]
4714 2
悬赏1积分已解决
fpga 除了专用的时钟引脚，可以从另一个普通io口输入一个时钟吗？？

我现在fpga是50M时钟频率，我想得到4M 8M 12M 24M的时钟频率，想着从外部引入另一个24M的时钟，就容易分频得到我想要的时钟

最佳答案

shiwuge

查看完整内容

可以啊，你分配脚的时候，选择相应的脚，记得放在全局时钟管脚上。

举报 使用道具

回复

评论 2

shiwuge  新手上路  发表于 2016-7-8 08:37:41 | 显示全部楼层
可以啊，你分配脚的时候，选择相应的脚，记得放在全局时钟管脚上。

举报 使用道具

回复
狂羁青马  新手上路  发表于 2016-7-9 08:54:46 | 显示全部楼层
shiwuge 发表于 2016-7-8 17:36
可以啊，你分配脚的时候，选择相应的脚，记得放在全局时钟管脚上。

好的  谢谢

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

狂羁青马
新手上路

0

关注

3

粉丝

14

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MILIANPAI-F01-EG4D]FPGA程序设计基础实验
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版