PSDDR4芯片接FPGA芯片的BANK504，供电电压为1.2V；

核心模块单独为PSDDR提供一路VTT电源，保证系统稳定工作；

注：PS DDR无需进行PIN脚约束，使用的时候只需要对ZYNQ IP的DDR配置部分正确设置相关参数。

PSDDR4部分IO分配如上图所示：开发板采用高速布线，PSDDR4 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保PSDDR4稳定工作。

核心模块单独为PLDDR提供一路VTT电源，保证系统稳定工作；

PLDDR4部分IO分配如上图所示：开发板采用高速布线，PLDDR4 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保PLDDR4稳定工作。

注：PL部分DDR需要使用到MIG配置，PIN脚约束需要在MIG中定义。通过阅读原理图，可以快速正确定位FPGA的PIN脚号；

核心模块具有 2片 4bit SPIFLASH，目前型号是 IS25WP256D-JLLE。FLASH 可用于保存数据

和代码，初始化 PS和PL 部分子系统。

IS25WP256D-JLLE主要技术参数

• 256Mbit

• x1, x2, and x4 支持

• 工作于 1.8V

注意：核心板模块的QSPI FLASH型号根据市场货源而定，目前米联客使用以下2种型号，客户购买板卡的时候如果需要知道型号可以问下客服，一般编程可以不需要知道型号。

MT25QU256ABA1EW9-0SIT

IS25WP256D-JLLE

以下为IO部分原理图：PS部分的FLASH IO在ZYNQ IP中配置，通过阅读原理图，可以快速正确定位FLASH所在的MIO的位置

如上图所示：核心模块具有2片FLASH，电平电压为1.8V接PS侧 BANK500;

核心模块焊接了8GB 大容量的EMMC，EMMC连接到了ZU的PS端接口，接口采用SD模式。EMMC具备体积小，容量大，使用方便，速度快等优点，数据时钟可以达到50MHZ。由于直接焊接在核心板上，因此可以使用在震动或者环境相对恶劣的场合。

KLM8G1GESD

MTFC8GAKAJCN-4M IT

目前使用型号：KLM8G1GESD

以下为IO部分原理图：PS部分的EMMC IO在ZYNQ IP中配置，通过阅读原理图，可以快速正确定位EMMC所在的MIO的位置

如上图所示：核心模块具有1片EMMC芯片，IO电平电压为1.8V接PS侧 BANK501;

开发板 TF-CARD与主芯片PS BANK500的IO信号相连，支持SDIO模式。TF-CARD可以用来保存数据和程序，如LIUNX操作系统。PS部分相关的引脚是 MIO[13-16，21-22，24]，其中包含了TF卡检测信号。 TF卡由于没有写保护功能，因此写保护不起作用。

由于TF卡工作在3.3V ，而PS侧IO工作于1.8V ，因此使用了MAX13035E作为电平桥接芯片使电平电压保持一致。

核心模块上具备一颗 33.333333MHZ的时钟，输入到PS端；一颗 100MHZ 差分时钟，输入到PL端；

核心模块PS系统时钟：PS侧33.333333MHz单端时钟

核心模块PL差分时钟：PL侧100MHz差分时钟

芯片支持上电复位，复位整个芯片。其中PS_POR_B管脚为上电复位管脚。此复位信号接到上电复位芯片TPS3106K33DNVR。MR管脚接按钮，按下按钮接地则芯片复位；

[url=] 开发板上集成了2路USB转串口，1路PS,1路PL。ZYNQ ARM UART 通过 CP2104 USB 转串口芯片实现和电脑通信，用于信息调试。

读者需要注意，这的 UART_TXD 实际上是从 UART 芯片到 ZYNQ 芯片，UART_RXD 数据是从 ZYNQ 芯片到 UART 芯片。

CP2104芯片IO电压为1.8V，电源部分来自主机输入。

客户插上串口线无需给开发板上电即可识别串口芯片。

开发板上有2路CAN通信接口，连接在PS 系统端BANK500/501的MIO 接口上。CAN收发芯片选用了TI 公司的SN65HVD232DR芯片。由于CAN工作在3.3V，而BANK500/501的IO工作于1.8V，因此使用了TXS0104EPWR作为电平桥接芯片。

DS1337 是一款低功耗，具有 56 字节非失性RAM 的全BCD 码时钟日历实时时钟芯片。

M24C02是基于I2C总线的存储器件，遵循二线制协议，它具有接口方便，体积小，数据掉电不丢失等特点。

开发板上有2路485通信接口，485通信端口连接在PL端BANK28的IO接口上。由于485工作在3.3V，而BANK28的IO工作于1.8V，因此使用了TXS0104EPWR 作为电平桥接芯片。

开发板扩展板上有1路HDMI1080P OUT和1路HDMI1080P IN接口；HDMI输入使用ADV7611解码芯片，实现HDMI输入功能，输入可以达到1080P @60HZ。HDMI输出采用了IO模拟HDMI信号，输出可以达到1080P@60HZ高清传输。

HDMI IN通信端口连接在PL端BANK67的IO接口上。由于ADV7611BSWZ-P芯片工作在3.3V，而BANK67的IO工作于1.8V，因此使用了SN74AVC16T245 作为电平桥接芯片。

ADV7611的时钟使用一颗28.63636MHZ无源晶振：

HDMI OUT 通信端口连接在PL 端BANK67的IO接口上，HDMIOUT未使用芯片,直接上拉输出至连接器；

开发板卡上支持4路/1路3G-SDI接口。3G-SDI接口使用 75 欧姆阻抗的同轴电缆和BNC 连接器对视频编码后的串行信号进行传输。在同轴线缆上，数据的传输形式是NRZI（翻转不归零码）的形[url=][url=][/url]

式，数据速率高达2.97Gbps。

注意：豪华版为4路3GSDI，基础版为1路3GSDI.

3GSDI的时钟使用一颗148.5MHZ的差分时钟芯片接FPGA的GTH CLK：

开发板扩展板上有1路HDMI2.0 IN和1路HDMI2.0OUT接口，HDMI IN通信端口连接在GTH 高速收发器BANK223的上，数据信号和时钟信号经过TMDS181IRGZT芯片连接至HDMI4K连接器，输入最高可以支持4096x2160 @60HZ

HDMI OUT 通信端口连接在GTH 高速收发器BANK223上，数据信号和时钟信号经过SN65DP159RGZ芯片连接至HDMI4K连接器，输出最高可以支持到4096x2160 @60HZ高清传输。

注意：由于HDMI 4K部分设计图过大无法截全，这边只截取主要部分示意，具体见原理图PDF。

HDMI 4K使用SI5319C提供对应的时钟频率。

开发板板载1路FEP接口。FEP接口接出48GPIO/24对差分对；接出GPIO电压为ADJ；IO为差分对形式接出且全部做等长；接出BANK为BANK68;BANK68是HP BANK；

注意：调节ADJ电压时请务必断电操作！

注意：ADJ电压由跳线帽控制，客户可选择1.8V或1.2V电平电压。FEP默认电压为1.8V，客户可根据开发板上丝印去调节想要的电压。

开发板具有20对GTH收发器，其中8对用于SFP+接口。可接市场上通用的光模块，用于高速信号传输。SFP+接口可以接千兆光模块，做千兆光纤通信；SFP+接口可以接万兆光模块，做万兆光纤通信。SFP+接口可以接千兆电口模块，实现千兆以太网通信；SFP+接口可以接万兆电口模块，实现万兆以太网通信。

SFP+模块使用CDC61002可编程时钟芯片，客户可根据需要调节输出的时钟频率。

开发板具备20对GTH收发器，其中4对用于QSFP接口,可用于40G以太网技术方案。

核心模块具备2个（可用）按键输入，默认上拉，当按键按下时，接GND。

底板具备2个（可用）按键输入，1个接PS侧一个接PL侧，默认上拉，当按键按下时，接GND。

PS侧按键接MIO17，PL侧按键与PL侧网口复位共用一个IO。

核心模块具有2个（可用）LED。

核心模块LED由BANK88控制。

底板具有2个PS侧（可用）LED。

PS_LED1接MIO38；PS_LED2接MIO23；

底板具有2个PL侧（可用）LED。

PL侧LED与HDMI OUT 1080P的IIC共用IO(HDMI OUT 1080P IIC默认NC)

底板集成 1 路 JTAG 接口，以供下载和调试。

MLK-F23 底板具有一个 12V 电源供电接口。此接口电源供电，可以用于实际开发和测试，请使用配套电源或稳压电源对开发板进行供电，板卡配套电源为 DC-12V/5A。为防止底板电源先启动， 从核心板引出 VCCO_3V3来使能底板上的5V、3.3V、1.8V电源。

注意：客户自己设计功能底板时，确保功能底板的电源晚于核心板的电源启动，否则可能导致功能异常。

FPGA正常工作时会产生大量的热量，开发板主芯片增加了一套散热风扇（散热片+风扇），防止芯片过热。风扇由底板电源供电。开发板出厂前，已安装风扇。

米联客硬件全新启用新的命名规则，对于老的型号，两个名字会同时使用

S-代表单板

F-代表核心板+底板方式的FEP扩展接口的开发平台

H-代表核心板+底板方式的FMC-HPC扩展接口的开发平台

L-代表核心板+底板方式的FMC-LPC扩展接口的开发平台

附录2:常见问题1 联系方式

2 售后3 销售

4 在线视频5 资源下载6 软件或其他下载