本地化测试

1产品概述

自2017年MZ7030/MZ7035/ MZ7045系列开发平台发布以来，该系列开发平台和核心模块经过多次迭代升级，在工业自动化、水利电力控制设备、医疗图像设备等领域广泛应用，产品性能接受了广大客户的检验，稳定可靠。2021年因芯片普遍紧缺涨价，核心模块再次升级以确保供货稳定和降低用户的使用成本。

2硬件参数概述

MILIANKE-CZ06-676-7030/7035/7045核心模块硬件参数
SOC型号	XC7Z030FFG676-2I /XC7Z035FFG676-2I/ XC7Z045FFG676-2I
ARM主要参数	Cortex-A9 双核主频 800M
FPGA主要参数	型号		XC7Z030FFG676-2I	XC7Z035FFG676-2I	XC7Z045FFG676-2I
	架构		Kintex7	Kintex7	Kintex7
	速度等级		-2	-2	-2
	逻辑单元(Logic Cells)		125K	275K	350K
	查找表(LUTs)		78600	171900	218600
	BlockRAM(#36kbBlocks)		9.3Mb	17.6Mb	19.2Mb
	DSP(DSP slices)		400	900	900
	触发器(Flip-flops)		157200	343800	437200
	XADC		1路(和GPIO复用)	1路(和GPIO复用)	1路(和GPIO复用)
	GTX		4对	8对	8对
核心电源	1.0V电源最大输出30A
PS DDR	DDR3L 1GB 1066MHZ*32bits
PL DDR	DDR3L 1GB 1600MHZ*32bits
EMMC	8GB/4GB
SD卡	1路TF卡接口
FLASH	256Mbit QSPI-Flash
PS晶振	33.3333MHZ(核心模块上)
PL晶振	100MHZ(核心模块上)
GTX	时钟	MGT111BANK时钟引出到核心板预留位置（MZ7030核心板不支持）
		MGT112BANK 时钟引出到核心板连接器
	GTX数据通道	引出8对GTX到连接器，最大支持 10.3125Gbps(MZ7030引出4对GTX)
千兆以太网	1 路工业级千兆网芯片集成在核心板上，并且以太网数据接口引出到连接器
USB OTG	1路USB OTG芯片集成到核心板上，数据接口引出到连接器
USB 串口	1路USB串口芯片集成到核心板上(默认不焊接，推荐底板单独焊接USB串口芯片)
JTAG接口	引出JTAG接口，同时引出到连接器
电源输入	核心模块			4.7~5V@3A
连接型号	核心模块			广濑 FX8-120P-SV92 2个 FX8-100P-SV92 1个
	底板			广濑 FX8-120S-SV92 2个 FX8-100S-SV92 1个
外形尺寸	核心模块			70mm*60mm
	连接器合高			8mm

3核心模块

4硬件详细描述1:ZYNQ SOC

核心模块搭载了一颗 XILINX 可编程 SOC 芯片 XC7Z030/035/045-FFG676-2I。该芯片集成了ARM Cortex-A9 双核CPU以及可编程逻辑单元，同时具备了硬件编程和软件编程功能。

SOC型号	XC7Z030FFG676-2I /XC7Z035FFG676-2I/ XC7Z045FFG676-2I
ARM主要参数	Cortex-A9 双核主频 800M
FPGA主要参数	型号	XC7Z030FFG676-2I	XC7Z035FFG676-2I	XC7Z045FFG676-2I
	架构	Kintex7	Kintex7	Kintex7
	速度等级	-2	-2	-2
	逻辑单元(Logic Cells)	125K	275K	350K
	查找表(LUTs)	78600	171900	218600
	BlockRAM(#36kbBlocks)	9.3Mb	17.6Mb	19.2Mb
	DSP(DSP slices)	400	900	900
	触发器(Flip-flops)	157200	343800	437200
	XADC	1路(和GPIO复用)	1路(和GPIO复用)	1路(和GPIO复用)
	GTX	4对	8对	8对

2:DDR内存

核心模块搭载了4片镁光（Micron）DDR3L内存。2片与ZYNQ的PS内存接口相连；另外2片与 FPGA 的 PL 连接，用户可通过MIG访问 PL 部分的内存。

单片DDR内存大小是 512MB ，数据接口是16bit。PS 端2片内存组成32bit数据接口，内存大小1GB，内存数据主频高达 1066MHZ，数据带宽可达 1066MHz*32bit。PL 端 2 片内存组成 32bit 数据接口，内存大小1GB，内存数据主频高达1600MHZ，数据带宽可达 1600MHz*32bit。

注意：由于 Vivado 软件中 DDR 的型号不全，为兼容核心模块使用的 DDR,使用软件时,选择MT41K256M16 RE-125,核心模块根据市场供货，以及商业及工业级会选用以下几种型号进行量产：

MT41K256M16TW-107:P(商业级DDR 用于商业级核心模块)

MT41K256M16TW-107 IT:P(工业级DDR 用于工业级核心模块)

MT41K256M16TW-107AAT:P (车规级DDR 用于工业级核心模块)

2-1:PS DDR原理图

PS DDR无需进行PIN脚约束，使用的时候只需要对ZYNQ IP的DDR配置部分正确设置相关参数。

2-2:PL DDR原理图

PL部分DDR需要使用到MIG配置，PIN脚约束需要在MIG中定义。通过阅读原理图，可以快速正确定位FPGA的PIN脚号，比如PL-DDR3-D12对应于FPGA的G4脚，PL-DDR3-D15对应于FPGA的F4脚。

3:QSPI

4bit SPI FLASH，可用于保存数据和代码。

主要技术参数:256Mbit:

-x1, x2, and x4 支持

-最高时钟104 MHz, MIZ7035 rates @ 100 MHz 4bit 模式下可以达到 400Mbs

-工作于 3.3V

-为了正确使用 QSPI FLASH 工作于 4bit 模式， MIO[1:0,8]需要被正确设置。 MIO[8]需要通过一个 20K 的上电阻上拉到 3.3V,让 4bit FLASH 可以工作于反馈模式。 Zynq 只支持 24bit 的寻址空间，256Mb 是通过内部 bank 的切换实现全部访问。

注意：核心板模块的QSPI FLASH型号根据市场货源而定，目前米联客使用以下3种型号，客户购买板卡的时候如果需要知道型号可以问下客服，一般编程可以不需要知道型号。

MT25QL256ABA1EW9-0SIT

S25FL256SAGNFI000

S25FL256SAGNFI001

PS部分的FLASH IO在ZYNQ IP中配置，通过阅读原理图，可以快速正确定位QSPI FLASH 的MIO的位置。

您还未登录

登录后即可体验更多功能