引脚约束文件中复位应该对应哪个引脚？

登录

请问，我想使用自带的100Mhz时钟和复位信号，我在硬件手册里找到了系统时钟的引脚，但是不知道复位信号应该连接哪个引脚，希望得到解答。感谢！

zoumin0217 · 发表于 2019-5-4 11:23:36

本帖最后由 zoumin0217 于 2019-5-4 11:24 编辑

xilinx还有自带晶振的FPGA?!没碰到过，不都是通过管脚接入外部的时钟源么，不管是有源还是无源的。我们在使用的时候，clk_wiz ip核的复位信号一般不用（也即，不用去控制时钟管脚模块的复位），而是用后面的locked信号来对整个系统进行复位控制。如果时钟失锁的话，locked信号会变低，这时就要对整个系统进行复位，直到时钟再次锁住。
至于楼主所说的复位信号应该接哪个引脚，一般时钟、复位等全局信号，体现在原理图上，都是接在带MRCC的pin上，在FPGA代码中，还会人为的给clock,rst等全局信号加BUFG缓存，这样能保证全局信号到系统各个模块的时延差最小。
希望我的回答能对楼主有所帮助。^_^

您还未登录

登录后即可体验更多功能