问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

19版FPGA

发布文章
  • (LINUX)S04-CH05 AXI4-Slave自定义IP在PCIE中使用

    经过前面的学习,我们对XDMA掌握了XDMA的应用原理,XMDA有2个AXI接口一个是M_AXI,一个是M_AXI_LITE,这节课利用M_AXI读取ADC采集数据。那么设计一个AXI4-FULL SLAVE的接口,直接挂到XDMA的M_AXI,就会非常方便。基 ...
    作者:米联客-老师
    时间:2019-11-2 14:47 阅读:2837 回复:0
  • (LINUX)S04-CH04 PCIE IO控制卡

    软件版本:VIVADO2017.4 操作系统:Ubuntu16.4 64bit 硬件平台:XILINXFPGAMK7160FA米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!4.1概述 还记得2008年左右刚刚参加工作,买一个简单的PC ...
    作者:米联客-老师
    时间:2019-11-2 13:12 阅读:2430 回复:0
  • (LINUX)S04-CH03 PCIE 读写BAR地址和DDR

    如果读者对于CH02和CH03还有一些疑惑,那么本节课的内容,可以让你更加简单地弄明白什么是BAR地址空间操作,什么是对开发板DMA 内存地址空间操作。如果你掌握了如何通过XDMA读写BAR地址空间和DMA 内存地址空间操作, ...
    作者:米联客-老师
    时间:2019-11-2 11:23 阅读:4010 回复:0
  • (LINUX)S04-CH02 PCIE测速码表程序

    经过前面章节的学习,如果读者认真学习应该已经掌握了PCIE XDMA方案的使用,那么我们知道QT可以设计出华丽的界面,那么本章就是设计一个简单的测速码表程序,比起前面的章节测试,这个小程序界面非常酷。
    作者:米联客-老师
    时间:2019-11-2 11:00 阅读:3213 回复:0
  • (LINUX)S04-CH01 PCIE XDMA 开发环境搭建以及环路测试

    这一章开始主要介绍 XILINX FPGA PICE IP XDMA IP的使用。XDMA IP使用部分教程分LINUX 篇和WINDOWS篇两个部分。通过实战,面向应用,提供给大家 XILINX FPGA PCIE 应用解决方案。
    作者:米联客-老师
    时间:2019-11-2 10:52 阅读:7748 回复:2
  • (AXI4)S02-CH04 基于 FDMA 实现 OV5640 摄像头视频采集

    经过上面 CH02 实现了 1080P 测试视频的多缓存构架设计,并且正确测试得到了结果。这一节课,我们将通过 OV5640 摄像头接口采集真实的 720P 视频,然后经过 fdma_controller 的缓存控制机制,将数据经过 FDMA 缓存到 ...
    作者:米联客-老师
    时间:2019-10-18 10:06 阅读:3638 回复:2
  • (AXI4)S02-CH03 基于 FDMA 实现 HDMI 视频输入输出

    经过上面实现了 1080P 测试视频的多缓存构架设计,并且正确测试得到了结果。这一节课,我们将通过 HDMI入门接口采集真实的 1080P 视频,然后经过 fdma_controller 的缓存控制机制,将数据经过 FDMA 缓存到 DDR。
    作者:米联客-老师
    时间:2019-10-18 09:58 阅读:3229 回复:0
  • (AXI4)S02- CH02 基于 FDMA 实现多缓存视频构架

    很多学习FPGA编程的人都想走捷径,然而捷径就是一步一个脚印,才能迈向最终的成功,否则即便是你刚开始跑的快一点,但是你还是失败,得不偿失。这是正是所谓磨刀不误砍柴工。对于小编原创的FDMA没有经过充分验证就去 ...
    作者:米联客-老师
    时间:2019-10-18 09:47 阅读:3473 回复:1
  • (AXI4)S02- CH01 基于FDMA内存读写测试

    FDMA是MSXBO(米联客的)基于AXI4总线协议定制的一个DMA控制器。有了这个IP我们可以统一实现用FPGA代码直接读写PL的DDR或者ZYNQ PS的DDR。 如果用过ZYNQ的都知道,要直接操作PS的DDR 通常是DMA 或者VDMA,然而 ...
    作者:米联客-老师
    时间:2019-10-17 17:24 阅读:5925 回复:1
  • (非AXI4)S02-CH04-OV5640-HDMI(4 片 DDR 三缓存)

    在前面的章节,笔者非常详细的提供了一种数据缓存的构架,并且提供了完善的测试例子,对 构架的设计做了充分的测试验证。前面章节也完成了 OV5640 的图像缓存显示方案,总得来说没什么 难度,但是由于 OV5640 的输入 ...
    作者:米联客-老师
    时间:2019-10-17 16:47 阅读:3432 回复:0
  • (非AXI4)S02-CH03_OV7725_HDMI(4 片 DDR 三缓存)

    3.1 概述 在前面的章节,笔者非常详细的提供了一种数据缓存的构架,并且提供了完善的测试例子,对构架的设计做了充分的测试验证。本章内容只要把OV7725 摄像头的图像数据,作为数据源,替换上一章节用代码参数的测 ...
    作者:米联客-老师
    时间:2019-10-16 11:42 阅读:3123 回复:2
  • (非AXI4)S02-CH02_DDR_IMAGE_TEST(4 片 DDR 三缓存)

    2.1 概述 本节课的设计内容是完成图像数据在DDR 的缓存然后输出,课程内容将会采用step by step 的方式,教会大家一步步掌握MIG 控制器在图像数据缓存方便的应用。掌握了图像数据的缓存应用,读者可以把这种方案移 ...
    作者:米联客-老师
    时间:2019-10-16 11:03 阅读:2317 回复:1
  • (非AXI4)S02-CH01_DDR3_READ_WRITE(内存读写测试)

    1.1 MIG 控制器概述本节介绍 7 系列 FPGA 存储器接口解决方案核心架构,概述了核心模块和接口。7 系列 FPGA 存储器接口解决方案核心如图 1-1-1 所示。1.2 用户 FPGA 逻辑接口图 1-1-1 所示的FPGA用户逻辑代码通过MIG ...
    作者:米联客-老师
    时间:2019-10-16 09:59 阅读:6885 回复:2
  • S01-CH11_HDMI输入接口测试

    软件版本:VIVADO2017.4操作系统:WIN10硬件平台:ARTIX-7 系列开发板米联客(MSXBO)论坛www.osrc.cn答疑解惑专栏开通,欢迎大家给我提供!!!1.1概述 A7开发板具有两个HDMI接口,其中一个接口作为HDMI输入,另一个接 ...
    作者:米联客-老师
    时间:2019-10-15 11:14 阅读:13079 回复:0
  • S01-CH10 UART串口通信FPGA程序设计

    软件版本:VIVADO2017.4 操作系统:WIN10 64bit硬件平台:适用XILINX 7系列FPGA(包括A7/K7/Z7/ZU/KU等)米联客(MSXBO)论坛:www.osrc.cn答疑解惑专栏开通,欢迎大家给我提问!!10.1 概述 串口自诞生以来由于其简单 ...
    作者:米联客-老师
    时间:2019-10-15 11:11 阅读:3240 回复:0

米联客UIsrc

独家课程 硬核科技

销售电话:18921033576
EMAIL:tjy@uisrc.com
地址:常州溧阳市天目云谷3号楼北楼
热门评论
排行榜

  • 微信公众平台

  • 扫描访问手机版

  • QQ: 270682667

    客服电话

    0519-80699907

    电子邮件

    admin@uisrc.com

    在线时间:8:30-21:00(周一~周六)

  • 返回顶部