Miz702教程第八章:EMIO管脚约束问题

本人最近在看Miz702第八章软硬件调试的内容。在 Create a HDL wrapper后教程中说生成的顶层文件中，gpio_0_tri_io 是配置的 EMIO。教程中的截图如下所示：

可是我在生成顶层文件后，配置的EMIO变成了两个，分别是：gpio_0_tri_i和gpio_0_tri_o  截图如下所示

教程接下来的步骤是对EMIO管脚的约束，如下所示：

那么按照我生成的顶层文件，它有gpio_0_tri_i和gpio_0_tri_o，我应该怎么写管脚约束呢？我使用的软件是Vivado2015.1版本

用gpio_0_tri_o吧

请问汤总，gpio_0_tri_i怎么分配？不分配报错。

删除就可以了

请问把gpio_t接到ila的probe是啥意思？gpio_t不是三向开关吗？是不是该接gpio_o？

gpio_0_tri_i和gpio_0_tri_o
出现两个跟你的自己的配置有关吧。
如果是根据我们的文章来的是会出现一个。
如果你有自己的发挥部分，那就照葫芦画瓢。

根据你们的教程，ila的probe接gpio_t，于是顶层引脚是gpio_0_tri_i和gpio_0_tri_o。但看你们给的程序你们又接的是gpio_o，于是顶层引脚又是gpio_0_tri_i和gpio_0_tri_t。非常迷惑。

这个很操蛋，我从 8点搞到快12点了，还没生成bit文件，什么情况呢，玩现成还这么费劲，无语

这是原装工程，也是生成bit出问题

这个工程主要是体验VIO和ILA这两个ip，和ise中的这两个ip相比，有了很大进步，可惜没能成功。