该模块是Simulink模块数据流到 Xilinx模块的入口：

在基本设置栏里，可以设置输出格式为布尔类型（二值化）、定点类型和浮点类型；还可以设置有符号或无符号数；对于定点数的精度可以设置整数位和浮点位的位数，对于浮点数，可以设置为单浮点、双精度浮点型和定制型浮点；还可以设置量化和溢出的处理方式。

在执行设置栏里，可以设置接口类型为不带总线和带AXI总线；还可以添加IO管脚位置约束和电平约束；最后一项可以设置FPGA资源评估项。

         

该模块是 Xilinx模块的入口到 Simulink模块数据流：

在基本设置栏里，可以设置输出端口的数据格式。

在执行设置栏里，可以设置输出接口类型，可以是不带总线的None，也可以带AXI总线，便于与外部衔接，系统自动生成带总线的HDL代码；还可以添加IO管脚位置约束和电平约束；最后一项可以设置FPGA资源评估项。

                  

该模块是计算机中数据流输入到Xilinx模块的端口，下面是其模块：

我们双击该模块，可以对其进行设置，其中SourceImage1D是数据变量名，也就是从计算机中传来的数据流的变量名；Output data type 一般选择继承（自动），也就是数据流的格式是继承原有的SourceImage1D的格式的，而SourceImage1D是从MATLAB函数中获取的数据，后面我们会讲到。

该模块是Xilinx模块的数据流输出到计算机中端口，下面是其模块：

我们双击该模块，可以对其进行设置，其中DestImage1D是数据变量名，也就是从Xilinx模块中传出的数据流的变量名；Limitdata points to last 是设置输入数据采样的最大位数，inf可以采样数据的所有位，是系统默认的值；这里需要注意保存数据格式，这个非常重要，这个数据格式跟你的保存数据函数有关，这里我们设置为array，跟我们的保存数据函数对应；而DestImage1D是从MATLAB函数中获取的数据，后面我们会讲到。