米联客技术答疑系统
微信客服01
微信客服02
微信客服03
QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00
[X]关闭
联系在线客服
首页
BBS
技术答疑系统
VIP视频课程
VIP板卡资料包
VIP会员购买
米联客-天猫店
米联客-京东店
发表
发布文章
提问答疑
搜索
您还未登录
登录后即可体验更多功能
立即登录
我的收藏
提问答疑
我要投稿
客服中心
工单中心
AMD-FPGA
vivado里的一些操作过程概念
文档创建者:
RZJM
浏览次数:
4188
最后更新:
2016-01-27
AMD-FPGA
4188 人阅读
|
0 人回复
在这里说下自己对vivado里的一些操作过程概念的理解,有不对的欢迎大家指正:
PL修改之后,应该如何更新PS?
更新完IP之后一般要reset output prouduct(直接点击generate bitstream 貌似也可以),然后再Generate output prouduct,如果修改了Block design里的一些IP参数,一般保存后vivado会自动更新可综合文件,如果添加或者修改了PL部分IO相关的部分,最好重新Creater HDL Wrapper
Generate the output products主要做了什么事情?
把可综合的HDL源码加载到工程下面,为综合、实现、生成Bitstream做准备
Create a HDL wrapper 主要做了什么事情?
生成顶层文件,是FPGA外部引脚相关的信号线
vivado进行硬件导出时(File > Export > Export Hardware),主要是导出了什么内容?
主要导出了,硬件外设(相对于arm)的地址,可以在PS端通过这些地址对ARM本身自带或者我们自己创建的外设 进行控制
硬件导出工程之后,打开SDK,再新建工程时发生了什么?
硬件导出工程之后,就可以把zynq当成一块我们“定制”的ARM了,我们可以通过编程让PS端自带的并且已经使能的外设工作,同时我们自己定义的外设也和PS端自带的一样可以由我们控制,当然有些我们自己定义的外设是不需要在PS端控制的。
回复
使用道具
举报
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡
千斤顶
照妖镜
上一个主题
下一个主题
高级模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登录后才可以回帖
登录
|
立即注册
本版积分规则
发表回复
回帖并转播
回帖后跳转到最后一页