设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术博文 › 安路 ›
微信扫一扫 分享朋友圈

已有 134 人浏览分享

开启左侧

[MLKPAI-F01-EG4D]FPGA图像入门连载_06FPGA实现图像直方图均衡变换

[复制链接]
134 0
安路-FPGA课程
安路课程: 图像算法 » 图像新手入门实验
安路系列: EG4
本帖最后由 UT发布 于 2025-4-19 10:11 编辑

软件版本：Anlogic -TD5.6.1-64bit
操作系统：WIN10 64bit
硬件平台：适用安路(Anlogic)FPGA
登录“米联客”FPGA社区-www.uisrc.com视频课程、答疑解惑！

1概述

本文简述了图像直方图均衡变换的算法，讲解如何进行Verilog的算法实现，并进行上板实验。

2算法原理简介

在统计学中，直方图（Histogram）是一种对数据分布情况的图形表示，是一种二维统计图表，它的两个坐标分别是统计样本和该样本对应的某个属性的度量。直方图是品质管理七大工具之一。把直方图上每个属性的计数除以所有属性的计数之和，就得到了归一化直方图。之所以叫“归一”，是因为归一化直方图的所有属性的计数之和为1，也就是说，每个属性对应计数都是0到1之间的一个数（百分比）。

这种方法通常用来增加许多图像的全局对比度，尤其是当图像的有用数据的对比度相当接近的时候。通过这种方法，亮度可以更好地在直方图上分布。这样就可以用于增强局部的对比度而不影响整体的对比度，直方图均衡化通过有效地扩展常用的亮度来实现这种功能。

这种方法对于背景和前景都太亮或者太暗的图像非常有用，这种方法尤其是可以带来X光图像中更好的骨骼结构显示以及曝光过度或者曝光不足照片中更好的细节。这种方法的一个主要优势是它是一个相当直观的技术并且是可逆操作，如果已知均衡化函数，那么就可以恢复原始的直方图，并且计算量也不大。这种方法的一个缺点是它对处理的数据不加选择，它可能会增加背景噪声的对比度并且降低有用信号的对比度。

image.jpg
image.jpg

按照上面的公式进行图像的均衡化后，得到如下图所示：

image.jpg
3算法仿真
3.1Matlab算法仿真
3.1.1Matlab算法代码分析
  1. clear;clear all;clc;

  2. 

  3. image_in = imread('lena_1280x720.jpg');

  4. % [row,col,n] = size(image_in);

  5. 

  6. image_gray = rgb2gray(image_in);

  7. image_equal = histeq(image_gray,255);

  8. 

  9. histogram = imhist(image_gray);

  10. [row,col] = size(image_gray);

  11. sum = 0;

  12. for i = 1:256

  13.         sum = sum + histogram(i);

  14.         LUT(i) = round(255 * 1.0 * sum / (row * col));

  15. end

  16. for i = 1:row

  17.         for j = 1:col

  18.                 image(i,j) = LUT(image_gray(i,j)+1);

  19.         end

  20. end

  21. image_equal_1 = uint8(image);

  22. 

  23. figure

  24. subplot(321);

  25. imshow(image_gray), title('the original image');

  26. subplot(322);

  27. imhist(image_gray), title('the hist image 0 ');

  28. subplot(323);

  29. imshow(image_equal), title('the image equalization ');

  30. subplot(324);

  31. imhist(image_equal), title('the hist image 1');

  32. subplot(325);

  33. imshow(image_equal_1);title('the equalization image');

  34. subplot(326);

  35. imhist(image_equal_1);title('the hist image 2');
复制代码
3.1.2Matlab实验结果
image.jpg

3.2Verilog算法仿真
3.2.1Modelsim仿真
3.2.1.1仿真执行

在件夹Algorithm_simulation下进行算法的仿真，分为sim，src和tb三个子文件夹。在sim文件夹下有win系统的快捷执行文件sim.bat，可以一键进行仿真，src文件下放的是Verilog的核心图像算法及其顶层与输入图像激励，tb文件下放的是测试激励文件及输出图像的保存。

双击执行sim文件夹下sim.bat，自动打开Modelsim仿真，自动添加仿真波形，执行完成后自动保存图像，仿真波形如图所示：

image.jpg
3.2.1.2仿真关键部分代码解析

Sim.do执行仿真代码，文件内容如下：

  1. #

  2. # Create work library

  3. #

  4. vlib work

  5. #

  6. # Compile sources

  7. #

  8. vlog "../src/*.v"

  9. vlog "../tb/*.v"

  10. #

  11. # Call vsim to invoke simulator

  12. #

  13. vsim -voptargs=+acc work.top_tb

  14. #

  15. # Add waves

  16. #

  17. do wave.do

  18. #

  19. # Run simulation

  20. #

  21. run -all

  22. #

  23. # End
复制代码

图像输入代码部分：

  1. module image_rom

  2. (

  3.         input                    clka,

  4.         input                [18:0]        addra,

  5.         input                                ena,

  6.         output                [23:0]        douta

  7. );

  8. reg [23:0] DATA;

  9. assign        douta = DATA;

  10. always@(*)

  11. begin

  12.         case(addra)

  13. 0 :  DATA<=24'hE49061;

  14. 1 :  DATA<=24'hDF8B5C;

  15. 2 :  DATA<=24'hD98556;

  16. 3 :  DATA<=24'hD58153;

  17. 4 :  DATA<=24'hCD794D;

  18. 5 :  DATA<=24'hC46F48;

  19. 6 :  DATA<=24'hBF6A45;

  20. 7 :  DATA<=24'hBF6946;

  21. 8 :  DATA<=24'hB65F41;

  22. 9 :  DATA<=24'hB76042;

  23. 10 :  DATA<=24'hB86143;

  24. 11 :  DATA<=24'hB96244;

  25. 12 :  DATA<=24'hBB6446;

  26. 13 :  DATA<=24'hBD6648;

  27. 14 :  DATA<=24'hBE6749;

  28. 15 :  DATA<=24'hBE6749;

  29. 16 :  DATA<=24'hBF6445;

  30. 17 :  DATA<=24'hC06546;

  31. 18 :  DATA<=24'hC16647;

  32. 19 :  DATA<=24'hC16647;

  33. 20 :  DATA<=24'hC16647;

  34. 21 :  DATA<=24'hC26748;

  35. 。。。。。。中间省略

  36. 307194 :  DATA<=24'h513534;

  37. 307195 :  DATA<=24'h4F3332;

  38. 307196 :  DATA<=24'h492F30;

  39. 307197 :  DATA<=24'h442C2C;

  40. 307198 :  DATA<=24'h432D2F;

  41. 307199 :  DATA<=24'h483234;

  42.          default:   DATA<= 0;

  43.         endcase

  44. end

  45. endmodule
复制代码

图像输出保存代码部分：

  1. reg             clk; 

  2. reg             rst_n; 

  3. wire            hsync; 

  4. wire            vsync; 

  5. wire[23:0]          data; 

  6. wire            de; 

  7. integer                 image_txt;

  8. reg [31:0]                 pixel_cnt;

  9. reg             vsync_d; 

  10. reg             frame_de; 

  11. 

  12. top u_top

  13. (

  14.     .i_clk                              (clk                ),

  15.     .i_rst_n                      (rst_n              ),

  16.     .o_gray_hsyn             (hsync              ),

  17.     .o_gray_vsyn             (vsync              ),

  18.     .o_gray_data             (data               ),

  19.     .o_gray_de               (de                 )

  20. );

  21. 

  22. always #(5) clk = ~clk;

  23. 

  24. initial 

  25. begin

  26.         clk   = 1;

  27.     rst_n = 0;         

  28.         #100

  29.     rst_n = 1;

  30.         

  31. end

  32. always@(posedge clk ) 

  33. begin

  34.         vsync_d <= vsync;

  35. end

  36. 

  37. always @(posedge clk) 

  38. begin

  39.         if(!rst_n)

  40.                 frame_de <= 1'b0;

  41.         else if(~vsync && vsync_d)

  42.                 frame_de <= 1'b1;

  43. end

  44. 

  45. initial 

  46. begin

  47.     image_txt = $fopen("../matlab_src/image_720_1280_3_out.txt");

  48. end

  49. 

  50. always@(posedge clk or negedge rst_n) 

  51. begin

  52.     if(!rst_n) 

  53.         begin

  54.         pixel_cnt <= 0;

  55.     end

  56.     else if(de && frame_de) 

  57.         begin

  58.         pixel_cnt = pixel_cnt + 1;

  59.         $fwrite(image_txt,"%h\n",data);

  60.     end

  61. end

  62. 

  63. always@(posedge clk ) 

  64. begin

  65.         if(pixel_cnt == 720*1280)

  66.         begin

  67.                 $display("*******************************************************************************");                

  68.                 $display("*** Success:image_720_1280_3_out.txt is output complete! %t", $realtime, "ps***");

  69.                 $display("*******************************************************************************");

  70.                         $fclose(image_txt);

  71.                 $stop;

  72.         end        

  73. end
复制代码
3.2.2Modelsim实验结果

matlab查看输入输出的图像代码部分：

  1. clear;clear all;clc;

  2. % row = 480;  

  3. % col = 640; 

  4. row = 720;  

  5. col = 1280;  

  6. n   = 3;    

  7. 

  8. image_sim_pass = uint8(zeros(row,col,n));

  9. % fid = fopen('image_480_640_3_out.txt','r');

  10. fid = fopen('image_720_1280_3_out.txt','r');

  11. for x = 1:row

  12.     for y = 1:col

  13.         RGB = fscanf(fid,'%s',1);

  14.         image_sim_pass(x,y,1) = uint8(hex2dec(RGB(1:2)));

  15.         image_sim_pass(x,y,2) = uint8(hex2dec(RGB(3:4)));

  16.         image_sim_pass(x,y,3) = uint8(hex2dec(RGB(5:6)));              

  17.     end 

  18. end

  19. fclose(fid);

  20. 

  21. image_1 = imread('lena_640x480.jpg');

  22. 

  23. subplot(121);

  24. imshow(image_1), title('The original image');

  25. 

  26. subplot(122);

  27. imshow(image_sim_pass),title('After processing images');

  28. 

  29. imwrite(image_sim_pass,'lena_720x128_sim_pass.jpg');   
复制代码
image.jpg
4工程实现4.1Verilog代码分析
参数定义
  1. parameter  H_ACTIVE                 = 160; //显示区域宽度                              

  2. parameter  V_ACTIVE                 = 120; //显示区域高度

  3. parameter  BEGIN_X          = 432; //显示起始坐标，实际区域1024

  4. parameter  BEGIN_Y          = 240; //显示起始坐标，实际区域600
复制代码
变量声明
  1. reg [7:0]                        rd_addr_cnt;

  2. reg [31:0]                        sum_hist;

  3. reg                                 sum_hist_flag;

  4. reg                                 sum_hist_flag_d1;

  5. reg                                 sum_hist_flag_d2;

  6. reg                                 sum_hist_flag_d3;

  7. reg                                 sum_hist_flag_d4;

  8. reg [49:0]                        image_equal_0;

  9. reg [7:0]                        image_equal;

  10. reg [7:0]                        wr_addr_cnt;

  11. wire[31:0]                        wr_data_hist;

  12. wire[7:0]                        rd_addr_hist;

  13. wire[31:0]                        rd_data_hist;

  14. 

  15. reg  [10:0]             h_cnt;

  16. reg  [10:0]             v_cnt;

  17. reg  [10:0]             h_cnt_d;

  18. reg  [10:0]             v_cnt_d;

  19. reg  [18:0]                 rd_addr;

  20. reg  [4:0]                        out_en;

  21. 

  22. reg                                 hsyn_d0;

  23. reg                                        vsyn_d0;

  24. reg                                        en_pos_d0;

  25. 

  26. reg                                 hsyn_d1;

  27. reg                                        vsyn_d1;

  28. reg                                        en_pos_d1;

  29. 

  30. reg                                 hsyn_d2;

  31. reg                                        vsyn_d2;

  32. reg                                        en_pos_d2;

  33. 

  34. reg                                 hsyn_d3;

  35. reg                                        vsyn_d3;

  36. reg                                        en_pos_d3;

  37. 

  38. reg                                 hsyn_d4;

  39. reg                                        vsyn_d4;

  40. reg                                        en_pos_d4;

  41. 

  42. wire [7:0]                  r_d0;

  43. wire [7:0]                  g_d0;

  44. wire [7:0]                  b_d0;

  45. reg [15:0]                         r_d1;

  46. reg [15:0]                         g_d1;

  47. reg [15:0]                         b_d1;

  48. reg [15:0]                         gray_d0;

  49. reg [31:0]          hist_ram[255:0];

  50. 

  51. wire                                   de_d0;//显示区域使能信号

  52. 

  53. wire [7:0]                  hist_out;

  54. reg                          hist_rst;
复制代码
输出赋值
  1. assign o_r   = out_en[4] ? hist_out : 8'hff;

  2. assign o_g   = out_en[4] ? hist_out : 8'hff;

  3. assign o_b   = out_en[4] ? hist_out : 8'hff;

  4. 

  5. assign o_hs  = hsyn_d4;

  6. assign o_vs  = vsyn_d4;

  7. assign o_en  = en_pos_d4;
复制代码
显示区域使能
  1. assign de_d0 = i_en_pos && (i_x_pos >= BEGIN_X) && (i_x_pos < BEGIN_X + H_ACTIVE) &&

  2.                                                    (i_y_pos >= BEGIN_Y) && (i_y_pos < BEGIN_Y + V_ACTIVE) ? 1'b1:1'b0;

  3. 

  4. //同步输出使能信号

  5. always@(posedge i_clk ) 

  6. begin        

  7.         hsyn_d0                <= i_hsyn;

  8.         vsyn_d0                <= i_vsyn;

  9.         en_pos_d0        <= i_en_pos;

  10.         

  11.         hsyn_d1                <= hsyn_d0;                

  12.     vsyn_d1                <= vsyn_d0;                

  13.     en_pos_d1        <= en_pos_d0;        

  14.         

  15.         hsyn_d2                <= hsyn_d1;                

  16.     vsyn_d2                <= vsyn_d1;                

  17.     en_pos_d2        <= en_pos_d1;

  18.         

  19.         hsyn_d3                <= hsyn_d2;                

  20.     vsyn_d3                <= vsyn_d2;                

  21.     en_pos_d3        <= en_pos_d2;        

  22. 

  23.         hsyn_d4                <= hsyn_d3;                

  24.     vsyn_d4                <= vsyn_d3;                

  25.     en_pos_d4        <= en_pos_d3;                

  26. end

  27. 

  28. //同步输出使能信号

  29. always@(posedge i_clk ) 

  30. begin

  31.         out_en <= {out_en[3:0],de_d0};

  32. end

  33. 

  34. //显示区域行计数

  35. always@(posedge i_clk or negedge i_rst_n) 

  36. begin

  37.     if(!i_rst_n)

  38.         begin

  39.         h_cnt <= 11'd0;

  40.     end

  41.     else if(de_d0)

  42.         begin

  43.                 if(h_cnt == H_ACTIVE - 1'b1)

  44.                         h_cnt <= 11'd0;

  45.                 else 

  46.                         h_cnt <= h_cnt + 11'd1;

  47.     end

  48. end

  49. 

  50. //显示区域场计数

  51. always@(posedge i_clk or negedge i_rst_n) 

  52. begin

  53.     if(!i_rst_n)

  54.         begin

  55.         v_cnt <= 11'd0;

  56.     end

  57.     else if(h_cnt == H_ACTIVE - 1'b1)

  58.         begin

  59.                 if(v_cnt == V_ACTIVE - 1'b1)

  60.                         v_cnt <= 11'd0;

  61.                 else 

  62.                         v_cnt <= v_cnt + 11'd1;

  63.     end

  64. end

  65. 

  66. //显示区域存储ROM

  67. lena_160x120 u_image_buffer( 

  68.         .doa        ({r_d0,g_d0,b_d0}), 

  69.         .addra        (rd_addr                 ), 

  70.         .clka        (i_clk                         ), 

  71.         .rsta        (1'b0                         ) 

  72. );
复制代码
ROM的地址刷新
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n)

  4.         begin

  5.         rd_addr <= 'd0;

  6.     end

  7.     else if(de_d0)

  8.         begin

  9.         rd_addr <= v_cnt * H_ACTIVE + h_cnt;                

  10.     end

  11. end
复制代码
执行乘法运算
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n)

  4.         begin

  5.         r_d1 <= 16'd0;

  6.         g_d1 <= 16'd0;

  7.         b_d1 <= 16'd0;

  8.     end

  9.     else 

  10.         begin

  11.         r_d1 <= 77  * r_d0;

  12.         g_d1 <= 150 * g_d0;

  13.         b_d1 <= 29  * b_d0;                

  14.     end

  15. end
复制代码
执行加法运算
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n)

  4.         begin

  5.                 gray_d0 <= 16'd0;

  6.     end

  7.     else 

  8.         begin

  9.                 gray_d0 <= r_d1 + g_d1 + b_d1;          

  10.     end

  11. end
复制代码
直方图求和计算
  1. //***************************************************

  2. //histogram

  3. //***************************************************

  4. always@(posedge i_clk ) 

  5. begin

  6.         if(~vsyn_d0 && i_vsyn)

  7.         begin

  8.                 hist_ram[0  ]<= 'd0;

  9.         hist_ram[1  ]<= 'd0;

  10.         hist_ram[2  ]<= 'd0;

  11.         hist_ram[3  ]<= 'd0;

  12.         hist_ram[4  ]<= 'd0;

  13.         hist_ram[5  ]<= 'd0;

  14.         hist_ram[6  ]<= 'd0;

  15.         hist_ram[7  ]<= 'd0;

  16.         hist_ram[8  ]<= 'd0;

  17.         hist_ram[9  ]<= 'd0;

  18.         hist_ram[10 ]<= 'd0;

  19.         hist_ram[11 ]<= 'd0;

  20.         hist_ram[12 ]<= 'd0;

  21.         hist_ram[13 ]<= 'd0;

  22.         hist_ram[14 ]<= 'd0;

  23.         hist_ram[15 ]<= 'd0;

  24.         hist_ram[16 ]<= 'd0;

  25.         hist_ram[17 ]<= 'd0;

  26.         hist_ram[18 ]<= 'd0;

  27.         hist_ram[19 ]<= 'd0;

  28.         hist_ram[20 ]<= 'd0;

  29.         hist_ram[21 ]<= 'd0;

  30.         hist_ram[22 ]<= 'd0;

  31.         hist_ram[23 ]<= 'd0;

  32.         hist_ram[24 ]<= 'd0;

  33.         hist_ram[25 ]<= 'd0;

  34.         hist_ram[26 ]<= 'd0;

  35.         hist_ram[27 ]<= 'd0;

  36.         hist_ram[28 ]<= 'd0;

  37.         hist_ram[29 ]<= 'd0;

  38.         hist_ram[30 ]<= 'd0;

  39.         hist_ram[31 ]<= 'd0;

  40.         hist_ram[32 ]<= 'd0;

  41.         hist_ram[33 ]<= 'd0;

  42.         hist_ram[34 ]<= 'd0;

  43.         hist_ram[35 ]<= 'd0;

  44.         hist_ram[36 ]<= 'd0;

  45.         hist_ram[37 ]<= 'd0;

  46.         hist_ram[38 ]<= 'd0;

  47.         hist_ram[39 ]<= 'd0;

  48.         hist_ram[40 ]<= 'd0;

  49.         hist_ram[41 ]<= 'd0;

  50.         hist_ram[42 ]<= 'd0;

  51.         hist_ram[43 ]<= 'd0;

  52.         hist_ram[44 ]<= 'd0;

  53.         hist_ram[45 ]<= 'd0;

  54.         hist_ram[46 ]<= 'd0;

  55.         hist_ram[47 ]<= 'd0;

  56.         hist_ram[48 ]<= 'd0;

  57.         hist_ram[49 ]<= 'd0;

  58.         hist_ram[50 ]<= 'd0;

  59.         hist_ram[51 ]<= 'd0;

  60.         hist_ram[52 ]<= 'd0;

  61.         hist_ram[53 ]<= 'd0;

  62.         hist_ram[54 ]<= 'd0;

  63.         hist_ram[55 ]<= 'd0;

  64.         hist_ram[56 ]<= 'd0;

  65.         hist_ram[57 ]<= 'd0;

  66.         hist_ram[58 ]<= 'd0;

  67.         hist_ram[59 ]<= 'd0;

  68.         hist_ram[60 ]<= 'd0;

  69.         hist_ram[61 ]<= 'd0;

  70.         hist_ram[62 ]<= 'd0;

  71.         hist_ram[63 ]<= 'd0;

  72.         hist_ram[64 ]<= 'd0;

  73.         hist_ram[65 ]<= 'd0;

  74.         hist_ram[66 ]<= 'd0;

  75.         hist_ram[67 ]<= 'd0;

  76.         hist_ram[68 ]<= 'd0;

  77.         hist_ram[69 ]<= 'd0;

  78.         hist_ram[70 ]<= 'd0;

  79.         hist_ram[71 ]<= 'd0;

  80.         hist_ram[72 ]<= 'd0;

  81.         hist_ram[73 ]<= 'd0;

  82.         hist_ram[74 ]<= 'd0;

  83.         hist_ram[75 ]<= 'd0;

  84.         hist_ram[76 ]<= 'd0;

  85.         hist_ram[77 ]<= 'd0;

  86.         hist_ram[78 ]<= 'd0;

  87.         hist_ram[79 ]<= 'd0;

  88.         hist_ram[80 ]<= 'd0;

  89.         hist_ram[81 ]<= 'd0;

  90.         hist_ram[82 ]<= 'd0;

  91.         hist_ram[83 ]<= 'd0;

  92.         hist_ram[84 ]<= 'd0;

  93.         hist_ram[85 ]<= 'd0;

  94.         hist_ram[86 ]<= 'd0;

  95.         hist_ram[87 ]<= 'd0;

  96.         hist_ram[88 ]<= 'd0;

  97.         hist_ram[89 ]<= 'd0;

  98.         hist_ram[90 ]<= 'd0;

  99.         hist_ram[91 ]<= 'd0;

  100.         hist_ram[92 ]<= 'd0;

  101.         hist_ram[93 ]<= 'd0;

  102.         hist_ram[94 ]<= 'd0;

  103.         hist_ram[95 ]<= 'd0;

  104.         hist_ram[96 ]<= 'd0;

  105.         hist_ram[97 ]<= 'd0;

  106.         hist_ram[98 ]<= 'd0;

  107.         hist_ram[99 ]<= 'd0;

  108.         hist_ram[100]<= 'd0;

  109.         hist_ram[101]<= 'd0;

  110.         hist_ram[102]<= 'd0;

  111.         hist_ram[103]<= 'd0;

  112.         hist_ram[104]<= 'd0;

  113.         hist_ram[105]<= 'd0;

  114.         hist_ram[106]<= 'd0;

  115.         hist_ram[107]<= 'd0;

  116.         hist_ram[108]<= 'd0;

  117.         hist_ram[109]<= 'd0;

  118.         hist_ram[110]<= 'd0;

  119.         hist_ram[111]<= 'd0;

  120.         hist_ram[112]<= 'd0;

  121.         hist_ram[113]<= 'd0;

  122.         hist_ram[114]<= 'd0;

  123.         hist_ram[115]<= 'd0;

  124.         hist_ram[116]<= 'd0;

  125.         hist_ram[117]<= 'd0;

  126.         hist_ram[118]<= 'd0;

  127.         hist_ram[119]<= 'd0;

  128.         hist_ram[120]<= 'd0;

  129.         hist_ram[121]<= 'd0;

  130.         hist_ram[122]<= 'd0;

  131.         hist_ram[123]<= 'd0;

  132.         hist_ram[124]<= 'd0;

  133.         hist_ram[125]<= 'd0;

  134.         hist_ram[126]<= 'd0;

  135.         hist_ram[127]<= 'd0;

  136.         hist_ram[128]<= 'd0;

  137.         hist_ram[129]<= 'd0;

  138.         hist_ram[130]<= 'd0;

  139.         hist_ram[131]<= 'd0;

  140.         hist_ram[132]<= 'd0;

  141.         hist_ram[133]<= 'd0;

  142.         hist_ram[134]<= 'd0;

  143.         hist_ram[135]<= 'd0;

  144.         hist_ram[136]<= 'd0;

  145.         hist_ram[137]<= 'd0;

  146.         hist_ram[138]<= 'd0;

  147.         hist_ram[139]<= 'd0;

  148.         hist_ram[140]<= 'd0;

  149.         hist_ram[141]<= 'd0;

  150.         hist_ram[142]<= 'd0;

  151.         hist_ram[143]<= 'd0;

  152.         hist_ram[144]<= 'd0;

  153.         hist_ram[145]<= 'd0;

  154.         hist_ram[146]<= 'd0;

  155.         hist_ram[147]<= 'd0;

  156.         hist_ram[148]<= 'd0;

  157.         hist_ram[149]<= 'd0;

  158.         hist_ram[150]<= 'd0;

  159.         hist_ram[151]<= 'd0;

  160.         hist_ram[152]<= 'd0;

  161.         hist_ram[153]<= 'd0;

  162.         hist_ram[154]<= 'd0;

  163.         hist_ram[155]<= 'd0;

  164.         hist_ram[156]<= 'd0;

  165.         hist_ram[157]<= 'd0;

  166.         hist_ram[158]<= 'd0;

  167.         hist_ram[159]<= 'd0;

  168.         hist_ram[160]<= 'd0;

  169.         hist_ram[161]<= 'd0;

  170.         hist_ram[162]<= 'd0;

  171.         hist_ram[163]<= 'd0;

  172.         hist_ram[164]<= 'd0;

  173.         hist_ram[165]<= 'd0;

  174.         hist_ram[166]<= 'd0;

  175.         hist_ram[167]<= 'd0;

  176.         hist_ram[168]<= 'd0;

  177.         hist_ram[169]<= 'd0;

  178.         hist_ram[170]<= 'd0;

  179.         hist_ram[171]<= 'd0;

  180.         hist_ram[172]<= 'd0;

  181.         hist_ram[173]<= 'd0;

  182.         hist_ram[174]<= 'd0;

  183.         hist_ram[175]<= 'd0;

  184.         hist_ram[176]<= 'd0;

  185.         hist_ram[177]<= 'd0;

  186.         hist_ram[178]<= 'd0;

  187.         hist_ram[179]<= 'd0;

  188.         hist_ram[180]<= 'd0;

  189.         hist_ram[181]<= 'd0;

  190.         hist_ram[182]<= 'd0;

  191.         hist_ram[183]<= 'd0;

  192.         hist_ram[184]<= 'd0;

  193.         hist_ram[185]<= 'd0;

  194.         hist_ram[186]<= 'd0;

  195.         hist_ram[187]<= 'd0;

  196.         hist_ram[188]<= 'd0;

  197.         hist_ram[189]<= 'd0;

  198.         hist_ram[190]<= 'd0;

  199.         hist_ram[191]<= 'd0;

  200.         hist_ram[192]<= 'd0;

  201.         hist_ram[193]<= 'd0;

  202.         hist_ram[194]<= 'd0;

  203.         hist_ram[195]<= 'd0;

  204.         hist_ram[196]<= 'd0;

  205.         hist_ram[197]<= 'd0;

  206.         hist_ram[198]<= 'd0;

  207.         hist_ram[199]<= 'd0;

  208.         hist_ram[200]<= 'd0;

  209.         hist_ram[201]<= 'd0;

  210.         hist_ram[202]<= 'd0;

  211.         hist_ram[203]<= 'd0;

  212.         hist_ram[204]<= 'd0;

  213.         hist_ram[205]<= 'd0;

  214.         hist_ram[206]<= 'd0;

  215.         hist_ram[207]<= 'd0;

  216.         hist_ram[208]<= 'd0;

  217.         hist_ram[209]<= 'd0;

  218.         hist_ram[210]<= 'd0;

  219.         hist_ram[211]<= 'd0;

  220.         hist_ram[212]<= 'd0;

  221.         hist_ram[213]<= 'd0;

  222.         hist_ram[214]<= 'd0;

  223.         hist_ram[215]<= 'd0;

  224.         hist_ram[216]<= 'd0;

  225.         hist_ram[217]<= 'd0;

  226.         hist_ram[218]<= 'd0;

  227.         hist_ram[219]<= 'd0;

  228.         hist_ram[220]<= 'd0;

  229.         hist_ram[221]<= 'd0;

  230.         hist_ram[222]<= 'd0;

  231.         hist_ram[223]<= 'd0;

  232.         hist_ram[224]<= 'd0;

  233.         hist_ram[225]<= 'd0;

  234.         hist_ram[226]<= 'd0;

  235.         hist_ram[227]<= 'd0;

  236.         hist_ram[228]<= 'd0;

  237.         hist_ram[229]<= 'd0;

  238.         hist_ram[230]<= 'd0;

  239.         hist_ram[231]<= 'd0;

  240.         hist_ram[232]<= 'd0;

  241.         hist_ram[233]<= 'd0;

  242.         hist_ram[234]<= 'd0;

  243.         hist_ram[235]<= 'd0;

  244.         hist_ram[236]<= 'd0;

  245.         hist_ram[237]<= 'd0;

  246.         hist_ram[238]<= 'd0;

  247.         hist_ram[239]<= 'd0;

  248.         hist_ram[240]<= 'd0;

  249.         hist_ram[241]<= 'd0;

  250.         hist_ram[242]<= 'd0;

  251.         hist_ram[243]<= 'd0;

  252.         hist_ram[244]<= 'd0;

  253.         hist_ram[245]<= 'd0;

  254.         hist_ram[246]<= 'd0;

  255.         hist_ram[247]<= 'd0;

  256.         hist_ram[248]<= 'd0;

  257.         hist_ram[249]<= 'd0;

  258.         hist_ram[250]<= 'd0;

  259.         hist_ram[251]<= 'd0;

  260.         hist_ram[252]<= 'd0;

  261.         hist_ram[253]<= 'd0;

  262.         hist_ram[254]<= 'd0;

  263.         hist_ram[255]<= 'd0;

  264.         end

  265.         else if(out_en[3] && (!hist_rst))

  266.         begin                

  267.                 case(gray_d0[15:8])

  268.                 0  :hist_ram[0  ]<=hist_ram[0  ]+1'b1;

  269.                 1  :hist_ram[1  ]<=hist_ram[1  ]+1'b1;

  270.                 2  :hist_ram[2  ]<=hist_ram[2  ]+1'b1;

  271.                 3  :hist_ram[3  ]<=hist_ram[3  ]+1'b1;

  272.                 4  :hist_ram[4  ]<=hist_ram[4  ]+1'b1;

  273.                 5  :hist_ram[5  ]<=hist_ram[5  ]+1'b1;

  274.                 6  :hist_ram[6  ]<=hist_ram[6  ]+1'b1;

  275.                 7  :hist_ram[7  ]<=hist_ram[7  ]+1'b1;

  276.                 8  :hist_ram[8  ]<=hist_ram[8  ]+1'b1;

  277.                 9  :hist_ram[9  ]<=hist_ram[9  ]+1'b1;

  278.                 10 :hist_ram[10 ]<=hist_ram[10 ]+1'b1;

  279.                 11 :hist_ram[11 ]<=hist_ram[11 ]+1'b1;

  280.                 12 :hist_ram[12 ]<=hist_ram[12 ]+1'b1;

  281.                 13 :hist_ram[13 ]<=hist_ram[13 ]+1'b1;

  282.                 14 :hist_ram[14 ]<=hist_ram[14 ]+1'b1;

  283.                 15 :hist_ram[15 ]<=hist_ram[15 ]+1'b1;

  284.                 16 :hist_ram[16 ]<=hist_ram[16 ]+1'b1;

  285.                 17 :hist_ram[17 ]<=hist_ram[17 ]+1'b1;

  286.                 18 :hist_ram[18 ]<=hist_ram[18 ]+1'b1;

  287.                 19 :hist_ram[19 ]<=hist_ram[19 ]+1'b1;

  288.                 20 :hist_ram[20 ]<=hist_ram[20 ]+1'b1;

  289.                 21 :hist_ram[21 ]<=hist_ram[21 ]+1'b1;

  290.                 22 :hist_ram[22 ]<=hist_ram[22 ]+1'b1;

  291.                 23 :hist_ram[23 ]<=hist_ram[23 ]+1'b1;

  292.                 24 :hist_ram[24 ]<=hist_ram[24 ]+1'b1;

  293.                 25 :hist_ram[25 ]<=hist_ram[25 ]+1'b1;

  294.                 26 :hist_ram[26 ]<=hist_ram[26 ]+1'b1;

  295.                 27 :hist_ram[27 ]<=hist_ram[27 ]+1'b1;

  296.                 28 :hist_ram[28 ]<=hist_ram[28 ]+1'b1;

  297.                 29 :hist_ram[29 ]<=hist_ram[29 ]+1'b1;

  298.                 30 :hist_ram[30 ]<=hist_ram[30 ]+1'b1;

  299.                 31 :hist_ram[31 ]<=hist_ram[31 ]+1'b1;

  300.                 32 :hist_ram[32 ]<=hist_ram[32 ]+1'b1;

  301.                 33 :hist_ram[33 ]<=hist_ram[33 ]+1'b1;

  302.                 34 :hist_ram[34 ]<=hist_ram[34 ]+1'b1;

  303.                 35 :hist_ram[35 ]<=hist_ram[35 ]+1'b1;

  304.                 36 :hist_ram[36 ]<=hist_ram[36 ]+1'b1;

  305.                 37 :hist_ram[37 ]<=hist_ram[37 ]+1'b1;

  306.                 38 :hist_ram[38 ]<=hist_ram[38 ]+1'b1;

  307.                 39 :hist_ram[39 ]<=hist_ram[39 ]+1'b1;

  308.                 40 :hist_ram[40 ]<=hist_ram[40 ]+1'b1;

  309.                 41 :hist_ram[41 ]<=hist_ram[41 ]+1'b1;

  310.                 42 :hist_ram[42 ]<=hist_ram[42 ]+1'b1;

  311.                 43 :hist_ram[43 ]<=hist_ram[43 ]+1'b1;

  312.                 44 :hist_ram[44 ]<=hist_ram[44 ]+1'b1;

  313.                 45 :hist_ram[45 ]<=hist_ram[45 ]+1'b1;

  314.                 46 :hist_ram[46 ]<=hist_ram[46 ]+1'b1;

  315.                 47 :hist_ram[47 ]<=hist_ram[47 ]+1'b1;

  316.                 48 :hist_ram[48 ]<=hist_ram[48 ]+1'b1;

  317.                 49 :hist_ram[49 ]<=hist_ram[49 ]+1'b1;

  318.                 50 :hist_ram[50 ]<=hist_ram[50 ]+1'b1;

  319.                 51 :hist_ram[51 ]<=hist_ram[51 ]+1'b1;

  320.                 52 :hist_ram[52 ]<=hist_ram[52 ]+1'b1;

  321.                 53 :hist_ram[53 ]<=hist_ram[53 ]+1'b1;

  322.                 54 :hist_ram[54 ]<=hist_ram[54 ]+1'b1;

  323.                 55 :hist_ram[55 ]<=hist_ram[55 ]+1'b1;

  324.                 56 :hist_ram[56 ]<=hist_ram[56 ]+1'b1;

  325.                 57 :hist_ram[57 ]<=hist_ram[57 ]+1'b1;

  326.                 58 :hist_ram[58 ]<=hist_ram[58 ]+1'b1;

  327.                 59 :hist_ram[59 ]<=hist_ram[59 ]+1'b1;

  328.                 60 :hist_ram[60 ]<=hist_ram[60 ]+1'b1;

  329.                 61 :hist_ram[61 ]<=hist_ram[61 ]+1'b1;

  330.                 62 :hist_ram[62 ]<=hist_ram[62 ]+1'b1;

  331.                 63 :hist_ram[63 ]<=hist_ram[63 ]+1'b1;

  332.                 64 :hist_ram[64 ]<=hist_ram[64 ]+1'b1;

  333.                 65 :hist_ram[65 ]<=hist_ram[65 ]+1'b1;

  334.                 66 :hist_ram[66 ]<=hist_ram[66 ]+1'b1;

  335.                 67 :hist_ram[67 ]<=hist_ram[67 ]+1'b1;

  336.                 68 :hist_ram[68 ]<=hist_ram[68 ]+1'b1;

  337.                 69 :hist_ram[69 ]<=hist_ram[69 ]+1'b1;

  338.                 70 :hist_ram[70 ]<=hist_ram[70 ]+1'b1;

  339.                 71 :hist_ram[71 ]<=hist_ram[71 ]+1'b1;

  340.                 72 :hist_ram[72 ]<=hist_ram[72 ]+1'b1;

  341.                 73 :hist_ram[73 ]<=hist_ram[73 ]+1'b1;

  342.                 74 :hist_ram[74 ]<=hist_ram[74 ]+1'b1;

  343.                 75 :hist_ram[75 ]<=hist_ram[75 ]+1'b1;

  344.                 76 :hist_ram[76 ]<=hist_ram[76 ]+1'b1;

  345.                 77 :hist_ram[77 ]<=hist_ram[77 ]+1'b1;

  346.                 78 :hist_ram[78 ]<=hist_ram[78 ]+1'b1;

  347.                 79 :hist_ram[79 ]<=hist_ram[79 ]+1'b1;

  348.                 80 :hist_ram[80 ]<=hist_ram[80 ]+1'b1;

  349.                 81 :hist_ram[81 ]<=hist_ram[81 ]+1'b1;

  350.                 82 :hist_ram[82 ]<=hist_ram[82 ]+1'b1;

  351.                 83 :hist_ram[83 ]<=hist_ram[83 ]+1'b1;

  352.                 84 :hist_ram[84 ]<=hist_ram[84 ]+1'b1;

  353.                 85 :hist_ram[85 ]<=hist_ram[85 ]+1'b1;

  354.                 86 :hist_ram[86 ]<=hist_ram[86 ]+1'b1;

  355.                 87 :hist_ram[87 ]<=hist_ram[87 ]+1'b1;

  356.                 88 :hist_ram[88 ]<=hist_ram[88 ]+1'b1;

  357.                 89 :hist_ram[89 ]<=hist_ram[89 ]+1'b1;

  358.                 90 :hist_ram[90 ]<=hist_ram[90 ]+1'b1;

  359.                 91 :hist_ram[91 ]<=hist_ram[91 ]+1'b1;

  360.                 92 :hist_ram[92 ]<=hist_ram[92 ]+1'b1;

  361.                 93 :hist_ram[93 ]<=hist_ram[93 ]+1'b1;

  362.                 94 :hist_ram[94 ]<=hist_ram[94 ]+1'b1;

  363.                 95 :hist_ram[95 ]<=hist_ram[95 ]+1'b1;

  364.                 96 :hist_ram[96 ]<=hist_ram[96 ]+1'b1;

  365.                 97 :hist_ram[97 ]<=hist_ram[97 ]+1'b1;

  366.                 98 :hist_ram[98 ]<=hist_ram[98 ]+1'b1;

  367.                 99 :hist_ram[99 ]<=hist_ram[99 ]+1'b1;

  368.                 100:hist_ram[100]<=hist_ram[100]+1'b1;

  369.                 101:hist_ram[101]<=hist_ram[101]+1'b1;

  370.                 102:hist_ram[102]<=hist_ram[102]+1'b1;

  371.                 103:hist_ram[103]<=hist_ram[103]+1'b1;

  372.                 104:hist_ram[104]<=hist_ram[104]+1'b1;

  373.                 105:hist_ram[105]<=hist_ram[105]+1'b1;

  374.                 106:hist_ram[106]<=hist_ram[106]+1'b1;

  375.                 107:hist_ram[107]<=hist_ram[107]+1'b1;

  376.                 108:hist_ram[108]<=hist_ram[108]+1'b1;

  377.                 109:hist_ram[109]<=hist_ram[109]+1'b1;

  378.                 110:hist_ram[110]<=hist_ram[110]+1'b1;

  379.                 111:hist_ram[111]<=hist_ram[111]+1'b1;

  380.                 112:hist_ram[112]<=hist_ram[112]+1'b1;

  381.                 113:hist_ram[113]<=hist_ram[113]+1'b1;

  382.                 114:hist_ram[114]<=hist_ram[114]+1'b1;

  383.                 115:hist_ram[115]<=hist_ram[115]+1'b1;

  384.                 116:hist_ram[116]<=hist_ram[116]+1'b1;

  385.                 117:hist_ram[117]<=hist_ram[117]+1'b1;

  386.                 118:hist_ram[118]<=hist_ram[118]+1'b1;

  387.                 119:hist_ram[119]<=hist_ram[119]+1'b1;

  388.                 120:hist_ram[120]<=hist_ram[120]+1'b1;

  389.                 121:hist_ram[121]<=hist_ram[121]+1'b1;

  390.                 122:hist_ram[122]<=hist_ram[122]+1'b1;

  391.                 123:hist_ram[123]<=hist_ram[123]+1'b1;

  392.                 124:hist_ram[124]<=hist_ram[124]+1'b1;

  393.                 125:hist_ram[125]<=hist_ram[125]+1'b1;

  394.                 126:hist_ram[126]<=hist_ram[126]+1'b1;

  395.                 127:hist_ram[127]<=hist_ram[127]+1'b1;

  396.                 128:hist_ram[128]<=hist_ram[128]+1'b1;

  397.                 129:hist_ram[129]<=hist_ram[129]+1'b1;

  398.                 130:hist_ram[130]<=hist_ram[130]+1'b1;

  399.                 131:hist_ram[131]<=hist_ram[131]+1'b1;

  400.                 132:hist_ram[132]<=hist_ram[132]+1'b1;

  401.                 133:hist_ram[133]<=hist_ram[133]+1'b1;

  402.                 134:hist_ram[134]<=hist_ram[134]+1'b1;

  403.                 135:hist_ram[135]<=hist_ram[135]+1'b1;

  404.                 136:hist_ram[136]<=hist_ram[136]+1'b1;

  405.                 137:hist_ram[137]<=hist_ram[137]+1'b1;

  406.                 138:hist_ram[138]<=hist_ram[138]+1'b1;

  407.                 139:hist_ram[139]<=hist_ram[139]+1'b1;

  408.                 140:hist_ram[140]<=hist_ram[140]+1'b1;

  409.                 141:hist_ram[141]<=hist_ram[141]+1'b1;

  410.                 142:hist_ram[142]<=hist_ram[142]+1'b1;

  411.                 143:hist_ram[143]<=hist_ram[143]+1'b1;

  412.                 144:hist_ram[144]<=hist_ram[144]+1'b1;

  413.                 145:hist_ram[145]<=hist_ram[145]+1'b1;

  414.                 146:hist_ram[146]<=hist_ram[146]+1'b1;

  415.                 147:hist_ram[147]<=hist_ram[147]+1'b1;

  416.                 148:hist_ram[148]<=hist_ram[148]+1'b1;

  417.                 149:hist_ram[149]<=hist_ram[149]+1'b1;

  418.                 150:hist_ram[150]<=hist_ram[150]+1'b1;

  419.                 151:hist_ram[151]<=hist_ram[151]+1'b1;

  420.                 152:hist_ram[152]<=hist_ram[152]+1'b1;

  421.                 153:hist_ram[153]<=hist_ram[153]+1'b1;

  422.                 154:hist_ram[154]<=hist_ram[154]+1'b1;

  423.                 155:hist_ram[155]<=hist_ram[155]+1'b1;

  424.                 156:hist_ram[156]<=hist_ram[156]+1'b1;

  425.                 157:hist_ram[157]<=hist_ram[157]+1'b1;

  426.                 158:hist_ram[158]<=hist_ram[158]+1'b1;

  427.                 159:hist_ram[159]<=hist_ram[159]+1'b1;

  428.                 160:hist_ram[160]<=hist_ram[160]+1'b1;

  429.                 161:hist_ram[161]<=hist_ram[161]+1'b1;

  430.                 162:hist_ram[162]<=hist_ram[162]+1'b1;

  431.                 163:hist_ram[163]<=hist_ram[163]+1'b1;

  432.                 164:hist_ram[164]<=hist_ram[164]+1'b1;

  433.                 165:hist_ram[165]<=hist_ram[165]+1'b1;

  434.                 166:hist_ram[166]<=hist_ram[166]+1'b1;

  435.                 167:hist_ram[167]<=hist_ram[167]+1'b1;

  436.                 168:hist_ram[168]<=hist_ram[168]+1'b1;

  437.                 169:hist_ram[169]<=hist_ram[169]+1'b1;

  438.                 170:hist_ram[170]<=hist_ram[170]+1'b1;

  439.                 171:hist_ram[171]<=hist_ram[171]+1'b1;

  440.                 172:hist_ram[172]<=hist_ram[172]+1'b1;

  441.                 173:hist_ram[173]<=hist_ram[173]+1'b1;

  442.                 174:hist_ram[174]<=hist_ram[174]+1'b1;

  443.                 175:hist_ram[175]<=hist_ram[175]+1'b1;

  444.                 176:hist_ram[176]<=hist_ram[176]+1'b1;

  445.                 177:hist_ram[177]<=hist_ram[177]+1'b1;

  446.                 178:hist_ram[178]<=hist_ram[178]+1'b1;

  447.                 179:hist_ram[179]<=hist_ram[179]+1'b1;

  448.                 180:hist_ram[180]<=hist_ram[180]+1'b1;

  449.                 181:hist_ram[181]<=hist_ram[181]+1'b1;

  450.                 182:hist_ram[182]<=hist_ram[182]+1'b1;

  451.                 183:hist_ram[183]<=hist_ram[183]+1'b1;

  452.                 184:hist_ram[184]<=hist_ram[184]+1'b1;

  453.                 185:hist_ram[185]<=hist_ram[185]+1'b1;

  454.                 186:hist_ram[186]<=hist_ram[186]+1'b1;

  455.                 187:hist_ram[187]<=hist_ram[187]+1'b1;

  456.                 188:hist_ram[188]<=hist_ram[188]+1'b1;

  457.                 189:hist_ram[189]<=hist_ram[189]+1'b1;

  458.                 190:hist_ram[190]<=hist_ram[190]+1'b1;

  459.                 191:hist_ram[191]<=hist_ram[191]+1'b1;

  460.                 192:hist_ram[192]<=hist_ram[192]+1'b1;

  461.                 193:hist_ram[193]<=hist_ram[193]+1'b1;

  462.                 194:hist_ram[194]<=hist_ram[194]+1'b1;

  463.                 195:hist_ram[195]<=hist_ram[195]+1'b1;

  464.                 196:hist_ram[196]<=hist_ram[196]+1'b1;

  465.                 197:hist_ram[197]<=hist_ram[197]+1'b1;

  466.                 198:hist_ram[198]<=hist_ram[198]+1'b1;

  467.                 199:hist_ram[199]<=hist_ram[199]+1'b1;

  468.                 200:hist_ram[200]<=hist_ram[200]+1'b1;

  469.                 201:hist_ram[201]<=hist_ram[201]+1'b1;

  470.                 202:hist_ram[202]<=hist_ram[202]+1'b1;

  471.                 203:hist_ram[203]<=hist_ram[203]+1'b1;

  472.                 204:hist_ram[204]<=hist_ram[204]+1'b1;

  473.                 205:hist_ram[205]<=hist_ram[205]+1'b1;

  474.                 206:hist_ram[206]<=hist_ram[206]+1'b1;

  475.                 207:hist_ram[207]<=hist_ram[207]+1'b1;

  476.                 208:hist_ram[208]<=hist_ram[208]+1'b1;

  477.                 209:hist_ram[209]<=hist_ram[209]+1'b1;

  478.                 210:hist_ram[210]<=hist_ram[210]+1'b1;

  479.                 211:hist_ram[211]<=hist_ram[211]+1'b1;

  480.                 212:hist_ram[212]<=hist_ram[212]+1'b1;

  481.                 213:hist_ram[213]<=hist_ram[213]+1'b1;

  482.                 214:hist_ram[214]<=hist_ram[214]+1'b1;

  483.                 215:hist_ram[215]<=hist_ram[215]+1'b1;

  484.                 216:hist_ram[216]<=hist_ram[216]+1'b1;

  485.                 217:hist_ram[217]<=hist_ram[217]+1'b1;

  486.                 218:hist_ram[218]<=hist_ram[218]+1'b1;

  487.                 219:hist_ram[219]<=hist_ram[219]+1'b1;

  488.                 220:hist_ram[220]<=hist_ram[220]+1'b1;

  489.                 221:hist_ram[221]<=hist_ram[221]+1'b1;

  490.                 222:hist_ram[222]<=hist_ram[222]+1'b1;

  491.                 223:hist_ram[223]<=hist_ram[223]+1'b1;

  492.                 224:hist_ram[224]<=hist_ram[224]+1'b1;

  493.                 225:hist_ram[225]<=hist_ram[225]+1'b1;

  494.                 226:hist_ram[226]<=hist_ram[226]+1'b1;

  495.                 227:hist_ram[227]<=hist_ram[227]+1'b1;

  496.                 228:hist_ram[228]<=hist_ram[228]+1'b1;

  497.                 229:hist_ram[229]<=hist_ram[229]+1'b1;

  498.                 230:hist_ram[230]<=hist_ram[230]+1'b1;

  499.                 231:hist_ram[231]<=hist_ram[231]+1'b1;

  500.                 232:hist_ram[232]<=hist_ram[232]+1'b1;

  501.                 233:hist_ram[233]<=hist_ram[233]+1'b1;

  502.                 234:hist_ram[234]<=hist_ram[234]+1'b1;

  503.                 235:hist_ram[235]<=hist_ram[235]+1'b1;

  504.                 236:hist_ram[236]<=hist_ram[236]+1'b1;

  505.                 237:hist_ram[237]<=hist_ram[237]+1'b1;

  506.                 238:hist_ram[238]<=hist_ram[238]+1'b1;

  507.                 239:hist_ram[239]<=hist_ram[239]+1'b1;

  508.                 240:hist_ram[240]<=hist_ram[240]+1'b1;

  509.                 241:hist_ram[241]<=hist_ram[241]+1'b1;

  510.                 242:hist_ram[242]<=hist_ram[242]+1'b1;

  511.                 243:hist_ram[243]<=hist_ram[243]+1'b1;

  512.                 244:hist_ram[244]<=hist_ram[244]+1'b1;

  513.                 245:hist_ram[245]<=hist_ram[245]+1'b1;

  514.                 246:hist_ram[246]<=hist_ram[246]+1'b1;

  515.                 247:hist_ram[247]<=hist_ram[247]+1'b1;

  516.                 248:hist_ram[248]<=hist_ram[248]+1'b1;

  517.                 249:hist_ram[249]<=hist_ram[249]+1'b1;

  518.                 250:hist_ram[250]<=hist_ram[250]+1'b1;

  519.                 251:hist_ram[251]<=hist_ram[251]+1'b1;

  520.                 252:hist_ram[252]<=hist_ram[252]+1'b1;

  521.                 253:hist_ram[253]<=hist_ram[253]+1'b1;

  522.                 254:hist_ram[254]<=hist_ram[254]+1'b1;

  523.                 255:hist_ram[255]<=hist_ram[255]+1'b1;

  524.                 default:;

  525.                 endcase

  526.                 

  527.         end                

  528. end
复制代码
求和标志信号产生
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n || hist_rst)

  4.         begin

  5.                 sum_hist_flag <= 'd0;

  6.     end

  7.     else if(vsyn_d0 && (~i_vsyn))

  8.         begin

  9.                 sum_hist_flag <= 1;

  10.     end

  11.         else if(rd_addr_cnt == 255)

  12.         begin

  13.                 sum_hist_flag <= 0;

  14.         end

  15.         else

  16.         begin

  17.                 sum_hist_flag <= sum_hist_flag;

  18.         end                

  19. end
复制代码
求和运算
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n || hist_rst)

  4.         begin

  5.                 rd_addr_cnt <= 'd0;

  6.     end

  7.     else if(sum_hist_flag)

  8.         begin

  9.                 rd_addr_cnt <= rd_addr_cnt + 1;

  10.     end

  11.         else

  12.         begin

  13.                 rd_addr_cnt <= 'd0;

  14.         end        

  15. end
复制代码
标志信号同步
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n || hist_rst)

  4.         begin        

  5.                 sum_hist_flag_d1 <= 0;

  6.                 sum_hist_flag_d2 <= 0;

  7.                 sum_hist_flag_d3 <= 0;

  8.                 sum_hist_flag_d4 <= 0;

  9.     end

  10.         else

  11.         begin

  12.                 sum_hist_flag_d1 <= sum_hist_flag;

  13.                 sum_hist_flag_d2 <= sum_hist_flag_d1;

  14.                 sum_hist_flag_d3 <= sum_hist_flag_d2;

  15.                 sum_hist_flag_d4 <= sum_hist_flag_d3;

  16.         end        

  17. end
复制代码
求累和运算
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n || hist_rst)

  4.         begin

  5.                 sum_hist <= 'd0;

  6.     end

  7.     else if(sum_hist_flag_d1)

  8.         begin

  9.                 sum_hist <= sum_hist + hist_ram[rd_addr_cnt];

  10.     end

  11.         else

  12.         begin

  13.                 sum_hist <= 'd0;

  14.         end        

  15. end
复制代码
简便运算过程
  1. // 640*480

  2. //sum_hist*255/640*480 ~= sum_hist*272/640*512

  3. //sum_hist*255/640*480 ~= sum_hist*27/64*512

  4. //sum_hist*27/64*512    = sum_hist*(16+8+2+1)/(2^6*2^9)

  5. //sum_hist*(16+8+2+1)/(2^6*2^9) =sum_hist*(2^4+2^3+2^1+2^0)/(2^15)

  6. // 160*120

  7. //sum_hist*255/160*120 ~= sum_hist*218/4*4096

  8. //sum_hist*255/160*120 ~= sum_hist*54/4096

  9. //sum_hist*27/64*512    = sum_hist*(32+16+4+2)/(2^12)

  10. //=sum_hist*(2^5+2^4+2^2+2^1)/(2^12)

  11. 

  12. always@(posedge i_clk or negedge i_rst_n) 

  13. begin

  14.     if(!i_rst_n || hist_rst)

  15.         begin

  16.                 image_equal_0 <= 'd0;

  17.     end

  18.     else if(sum_hist_flag_d2)

  19.         begin

  20.                 // 160*120

  21.                 image_equal_0 <= {13'd0,sum_hist,5'd0} + 

  22.                                                  {14'd0,sum_hist,4'd0} +

  23.                                                  {16'd0,sum_hist,2'd0} +

  24.                                                  {17'd0,sum_hist,1'd0} ;                         

  25.     end

  26.         else

  27.         begin

  28.                 image_equal_0 <= 'd0;

  29.         end        

  30. end

  31. 

  32. always@(posedge i_clk or negedge i_rst_n) 

  33. begin

  34.     if(!i_rst_n || hist_rst)

  35.         begin

  36.                 image_equal <= 'd0;

  37.     end

  38.     else if(sum_hist_flag_d3)

  39.         begin

  40.                 image_equal <= image_equal_0[19:12];

  41.     end

  42.         else

  43.         begin

  44.                 image_equal <= 'd0;

  45.         end        

  46. end

  47. 

  48. always@(posedge i_clk or negedge i_rst_n) 

  49. begin

  50.     if(!i_rst_n || hist_rst)

  51.         begin

  52.                 wr_addr_cnt <= 'd0;

  53.     end

  54.     else if(sum_hist_flag_d3)

  55.         begin

  56.                 wr_addr_cnt <= wr_addr_cnt + 1;

  57.     end

  58.         else

  59.         begin

  60.                 wr_addr_cnt <= 'd0;

  61.         end        

  62. end
复制代码
复位信号产生
  1. always@(posedge i_clk or negedge i_rst_n) 

  2. begin

  3.     if(!i_rst_n)

  4.         begin

  5.                 hist_rst <= 'd0;

  6.     end

  7.     else if(!sum_hist_flag_d3 && sum_hist_flag_d4)

  8.         begin

  9.                 hist_rst <= 1;

  10.     end

  11.         else

  12.         begin

  13.                 hist_rst <= hist_rst;

  14.         end        

  15. end
复制代码
双口ram缓存数据
  1. ram_dp#(

  2.         .DATA_WIDTH         (8                                        ),

  3.         .ADDRESS_WIDTH  (8                                     )

  4. ) u_image_equal_ram_dp(

  5.         .i_clk                        (i_clk                                ),

  6.         .i_data_a                (image_equal                ),

  7.         .i_addr_a                (wr_addr_cnt                ),

  8.         .i_wea                        (sum_hist_flag_d3        ),

  9.         .o_qout_a                (                                        ),

  10.         .i_data_b                (                                        ),

  11.         .i_addr_b                (gray_d0[15:8]                ),

  12.         .i_web                        (                                        ),

  13.         .o_qout_b                (hist_out                        )

  14. );
复制代码

5上板实验
image.jpg

点击下载后，可以看到正常的输出如下所示：

image.jpg
















举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

UT发布
工单组

0

关注

0

粉丝

293

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版