问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 52 人浏览分享

开启左侧

FPGA图像处理-图像中心差分变换

[复制链接]
52 0
安路-FPGA课程
安路课程: 图像算法 » 图像新手入门实验
安路系列: EG4
本帖最后由 UT发布 于 2025-4-2 15:13 编辑

软件版本:Anlogic -TD5.6.1-64bit
操作系统:WIN10 64bit
硬件平台:适用安路(Anlogic)FPGA
登录米联客”FPGA社区-www.uisrc.com视频课程、答疑解惑!
1概述

本文简述了图像中心差分变换的算法,讲解如何进行Verilog的算法实现,并进行上板实验。

2算法原理简介

差分图像就是目标场景在连续时间点图像相减所构成的图像,广义的差分图像定义为目标场景在时间点tktk+L所成图像的差别。差分图像是由目标场景在相邻时间点的图像相减得到的,从而能够得到目标场景随时间的变换。差分图像在许多领域得到了广泛的应用,比如:视频压缩,生物医学诊断,天文学,遥感,人脸识别等。

中心差分图像公式如下:
image.jpg
image.jpg

3算法仿真
3.1MatlabMatlab实验结果
3.1.1Matlab算法代码分析
源代码如下:
  1. clear;clear all;clc;
  2. image_in = imread('lena_1280x720.jpg');
  3. % [row,col,n] = size(image_in);
  4. image_gray=rgb2gray(image_in);
  5. image_pad = padarray(image_gray,[1,1],'symmetric','both');
  6. [row,col] = size(image_pad);
  7. image_mid_diff = zeros(row,col);
  8. image_mid_diff(:,2:col-1)= (image_pad(:,3:col)-image_pad(:,1:col-2))/2;
  9. % image_mid_diff(2:row-1,:)= (image_pad(3:row,:)-image_pad(1:row-2,:))/2;
  10. image_mid_diff = image_mid_diff(2:end-1,2:end-1);
  11. figure
  12. subplot(131);
  13. imshow(image_in), title('the original image');
  14. subplot(132);
  15. imshow(image_gray), title('the translated image ');
  16. subplot(133);
  17. imshow(image_mid_diff), title('the translated image 1');
复制代码
3.1.2Matlab实验结果
image.jpg
3.2Modelsim仿真
3.2.1.1仿真执行

在件夹Algorithm_simulation下进行算法的仿真,分为simsrctb三个子文件夹。在sim文件夹下有win系统的快捷执行文件sim.bat,可以一键进行仿真,src文件下放的是Verilog的核心图像算法及其顶层与输入图像激励,tb文件下放的是测试激励文件及输出图像的保存。

双击执行sim文件夹下sim.bat,自动打开Modelsim仿真,自动添加仿真波形,执行完成后自动保存图像,仿真波形如图所示:

image.jpg
3.2.1.2仿真关键部分代码解析

Sim.do执行仿真代码,文件内容如下:

  1. #
  2. # Create work library
  3. #
  4. vlib work
  5. #
  6. # Compile sources
  7. #
  8. vlog "../src/*.v"
  9. vlog "../tb/*.v"
  10. #
  11. # Call vsim to invoke simulator
  12. #
  13. vsim -voptargs=+acc work.top_tb
  14. #
  15. # Add waves
  16. #
  17. do wave.do
  18. #
  19. # Run simulation
  20. #
  21. run -all
  22. #
  23. # End
复制代码

图像输入代码部分:

  1. reg                 en;
  2. reg [12:0]         h_syn_cnt = 'd0;
  3. reg [12:0]         v_syn_cnt = 'd0;
  4. reg [23:0]         image [0 : H_ACTIVE*V_ACTIVE-1];
  5. reg [31:0]         image_cnt = 'd0;
  6. //读取txt文件到image数组中
  7. initial begin
  8.         $readmemh("../matlab_src/image_720_1280_3.txt", image);
  9. end
  10. // 行扫描计数器
  11. always@(posedge i_clk)
  12. begin
  13.         if(h_syn_cnt == H_TOTAL_TIME-1)
  14.         h_syn_cnt <= 0;
  15.     else
  16.         h_syn_cnt <= h_syn_cnt + 1;
  17. end
  18. // 列扫描计数器
  19. always@(posedge i_clk)
  20. begin
  21.         if(h_syn_cnt == H_TOTAL_TIME-1)
  22.         begin
  23.         if(v_syn_cnt == V_TOTAL_TIME-1)
  24.             v_syn_cnt <= 0;
  25.         else
  26.             v_syn_cnt <= v_syn_cnt + 1;
  27.         end
  28. end
  29. // 行同步控制
  30. always@(posedge i_clk)
  31. begin
  32.     if(h_syn_cnt < H_SYNC_TIME)
  33.         o_hsyn <= 0;
  34.     else
  35.         o_hsyn <= 1;
  36. end
  37. // 场同步控制
  38. always@(posedge i_clk)
  39. begin
  40.     if(v_syn_cnt < V_SYNC_TIME)
  41.         o_vsyn <= 0;
  42.     else
  43.         o_vsyn <= 1;
  44. end
  45. // 坐标使能.
  46. always@(posedge i_clk)
  47. begin
  48.     if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)
  49.     begin
  50.         if(h_syn_cnt >= H_SYNC_TIME + H_BACK_PORCH && h_syn_cnt < H_SYNC_TIME + H_BACK_PORCH + H_ACTIVE)
  51.             en <= 1;
  52.         else
  53.             en <= 0;
  54.     end
  55.     else
  56.         en <= 0;
  57. end
  58. always@(posedge i_clk)
  59. begin
  60.     if(en)
  61.         begin
  62.                 o_r                 <= image[image_cnt][23:16];
  63.                 o_g                 <= image[image_cnt][15:8];
  64.                 o_b                 <= image[image_cnt][7:0];
  65.             image_cnt         <= image_cnt + 1;
  66.         end
  67.         else if(image_cnt == H_ACTIVE*V_ACTIVE)
  68.         begin
  69.                 o_r                 <= 8'h00;
  70.                 o_g                 <= 8'h00;
  71.                 o_b                 <= 8'h00;
  72.             image_cnt         <= 'd0;
  73.         end        
  74.     else
  75.         begin
  76.                 o_r                 <= 8'h00;
  77.                 o_g                 <= 8'h00;
  78.                 o_b                 <= 8'h00;
  79.             image_cnt         <= image_cnt;
  80.         end        
  81. end
  82. always@(posedge i_clk)
  83. begin
  84.         o_en <= en;
  85. end
复制代码

图像输出保存代码部分:

  1. reg             clk;
  2. reg             rst_n;
  3. integer                 image_txt;
  4. reg [31:0]                 pixel_cnt;
  5. wire[23:0]          data;
  6. wire            de;
  7. top u_top
  8. (
  9.     .i_clk                              (clk                ),
  10.     .i_rst_n                      (rst_n              ),
  11.     .o_gray_data             (data               ),
  12.     .o_gray_de               (de                 )
  13. );
  14. always #(1) clk = ~clk;
  15. initial
  16. begin
  17.         clk   = 1;
  18.     rst_n = 0;         
  19.         #100
  20.     rst_n = 1;
  21.         
  22. end
  23. initial
  24. begin
  25.     image_txt = $fopen("../matlab_src/image_720_1280_3_out.txt");
  26. end
  27. always@(posedge clk or negedge rst_n)
  28. begin
  29.     if(!rst_n)
  30.         begin
  31.         pixel_cnt <= 0;
  32.     end
  33.     else if(de)
  34.         begin
  35.         pixel_cnt = pixel_cnt + 1;
  36.         $fwrite(image_txt,"%h\n",data);
  37.     end
  38. end
  39. always@(posedge clk )
  40. begin
  41.         if(pixel_cnt == 720*1280)
  42.         begin
  43.                 $display("*******************************************************************************");               
  44.                 $display("*** Success:image_720_1280_3_out.txt is output complete! %t", $realtime, "ps***");
  45.                 $display("*******************************************************************************");
  46.                         $fclose(image_txt);
  47.                 $stop;
  48.         end        
  49. end
复制代码
3.2.2Modelsim实验结果

matlab查看输入输出的图像代码部分:

  1. clear;clear all;clc;
  2. row = 720;  
  3. col = 1280;  
  4. n   = 3;   
  5. image_sim_pass = uint8(zeros(row,col,n));
  6. fid = fopen('image_720_1280_3_out.txt','r');
  7. for x = 1:row
  8.     for y = 1:col
  9.         RGB = fscanf(fid,'%s',1);
  10.         image_sim_pass(x,y,1) = uint8(hex2dec(RGB(1:2)));
  11.         image_sim_pass(x,y,2) = uint8(hex2dec(RGB(3:4)));
  12.         image_sim_pass(x,y,3) = uint8(hex2dec(RGB(5:6)));              
  13.     end
  14. end
  15. fclose(fid);
  16. image_1 = imread('lena_1280x720.jpg');
  17. subplot(121);
  18. imshow(image_1), title('The original image');
  19. subplot(122);
  20. imshow(image_sim_pass),title('After processing images');
  21. imwrite(image_sim_pass,'lena_1280x720_sim_pass.jpg');   
复制代码

modelsim 仿真结果如图所示:

image.jpg

4工程实现
4.1Verilog代码分析
变量声明
  1. reg        [1:0]                i_hsyn_d;
  2. reg        [1:0]                i_vsyn_d;
  3. reg        [1:0]                i_en_d;
  4. reg [15:0]                i_r_d;
  5. reg [15:0]                 i_g_d;
  6. reg [15:0]                 i_b_d;
  7. reg [7:0]                diff_reg_r;
  8. reg [7:0]                diff_reg_g;
  9. reg [7:0]                diff_reg_b;
  10. 输出赋值
  11. assign o_hs =i_hsyn_d[1];
  12. assign o_vs =i_vsyn_d[1];
  13. assign o_en =i_en_d[1]        ;
  14. assign o_r        = diff_reg_r;
  15. assign o_g        = diff_reg_g;
  16. assign o_b        = diff_reg_b;
  17. 信号同步
  18. always@(posedge i_clk )
  19. begin
  20.         i_hsyn_d <=        {i_hsyn_d[0],i_hsyn};
  21.         i_vsyn_d <=        {i_vsyn_d[0],i_vsyn};
  22.         i_en_d         <=        {i_en_d[0]        ,i_en};
  23.         i_r_d    <= {i_r_d[7:0] ,i_r};
  24.         i_g_d    <= {i_g_d[7:0] ,i_g};
  25.         i_b_d    <= {i_b_d[7:0] ,i_b};
  26. end
  27. 差分计算
  28. always@(posedge i_clk or negedge i_rst_n)
  29. begin
  30.     if(!i_rst_n)
  31.         begin
  32.         diff_reg_r <= 8'd0;
  33.         diff_reg_g <= 8'd0;
  34.         diff_reg_b <= 8'd0;
  35.     end
  36.     else
  37.         begin
  38.         diff_reg_r <= (i_r_d[15:8]-i_r)>>1;
  39.         diff_reg_g <= (i_g_d[15:8]-i_g)>>1;
  40.         diff_reg_b <= (i_b_d[15:8]-i_b)>>1;
  41.     end
  42. end
  43. endmodule
复制代码
4.2工程结构

工程结构如图所示:

image.jpg

图像数据通过摄像头采集进来,先缓存在fifo中,然后通过写状态机,将图像数据送进DDR进行缓存,缓存后的图像数据从DDR中取出,通过读状态机送出到fifo中,然后算法处理模块在fifo中取出数据,完成数据处理后送到LCD进行显示输出。

5上板实验
image.jpg

点击下载后,可以看到正常的输出如下所示,摄像头的分辨率为640x480

image.jpg










您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

269

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版