设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术博文 › 安路 ›
微信扫一扫 分享朋友圈

已有 154 人浏览分享

开启左侧

[MLKPAI-F01-EG4D]FPGA图像入门连载_03FPGA实现图像log对数变换

[复制链接]
154 0
安路-FPGA课程
安路课程: 图像算法 » 图像新手入门实验
安路系列: EG4
本帖最后由 UT发布 于 2025-4-19 10:12 编辑

1概述

本文简述了图像log对数变换的算法，讲解如何进行Verilog的算法实现，并进行上板实验。

2算法原理简介

对数变换可以将图像的低灰度值部分扩展，显示出低灰度部分更多的细节，将其高灰度值部分压缩，减少高灰度值部分的细节，从而达到强调图像低灰度部分的目的。

图像对数变换一般公式为：

g = c*log(1 + f)

其中c为常数系数，f为像素值范围0~255。

如图所示，对数曲线在像素值较低的区域斜率较大，像素值较高的区域斜率比较低，所以图像经过对数变换之后，在较暗的区域对比度将得到提升，因而能增强图像暗部的细节。

image.jpg

3算法仿真
3.1Matlab算法仿真
3.1.1Matlab算法代码分析

Log运算算法部分：

  1. clear;clear all;clc;

  2. 

  3. image_in = imread('lena_1280x720.jpg');

  4. [row,col,n] = size(image_in); 

  5. 

  6. image_in1=im2double(image_in); 

  7. image_out=log_transform(image_in1); 

  8. 

  9. image_out1=mat2gray(log(1+double(image_in)));

  10. 

  11. figure

  12. subplot(131);

  13. imshow(image_in), title('the original image');

  14. subplot(132);

  15. imshow(image_out), title('the translated image ');

  16. subplot(133);

  17. imshow(image_out1), title('the translated image 1');

  18. 

  19. function image_out = log_transform(image_in)

  20.  

  21. [m,n]=size(image_in);

  22. a=image_in;

  23. for i=1:m

  24.     for j=1:n

  25.         a(i,j)=40*log(image_in(i,j)+1);

  26.     end

  27. end

  28. image_out=mat2gray(a);

  29. end

  30. 

  31. 使用matlab生成log系数的代码如下：

  32. clear;clear all;clc;

  33. 

  34. % g = c*log(1 + f)  

  35. 

  36. num = 256;

  37. 

  38. f = [0:1:255]; 

  39. 

  40. c =40;

  41. 

  42. g = c*log(1+f);

  43. 

  44. %=================================================================

  45. fid = fopen('log_para_256.coe','w');

  46. 

  47. fprintf(fid,'memory_initialization_radix = 10;\n');

  48. fprintf(fid,'memory_initialization_vector =\n');

  49. 

  50. for n = 1:num 

  51.         log(n) = round(g(n));

  52. end

  53. 

  54. for n = 1: num - 1

  55.     fprintf(fid,'%d, \n',log(n));

  56. end

  57. 

  58. fprintf(fid,'%d;',log(256));

  59. fclose(fid);

  60. 

  61. %=================================================================

  62. fid1 = fopen('../src/image_rom_log_para.v','w');

  63. 

  64. fprintf(fid1,'module image_rom_log_para\n');

  65. fprintf(fid1,'(\n');

  66. fprintf(fid1,'        input                    clka,\n');

  67. fprintf(fid1,'        input                [7:0]        addra,\n');

  68. fprintf(fid1,'        input                                ena,\n');

  69. fprintf(fid1,'        output                [7:0]        douta\n');

  70. fprintf(fid1,');\n');

  71. fprintf(fid1,'reg [7:0] DATA;\n');

  72. fprintf(fid1,'assign        douta = DATA;\n');

  73. fprintf(fid1,'always@(*)\n');

  74. fprintf(fid1,'begin\n');

  75. fprintf(fid1,'        case(addra)\n');

  76. 

  77. for n = 1:num 

  78.         log(n) = round(g(n));

  79. end

  80. 

  81. for n = 1: num

  82.     fprintf(fid1,'%d : DATA <= %d; \n',n-1,log(n));

  83. end

  84. fprintf(fid1,'         default:   DATA<= 0;\n');

  85. fprintf(fid1,'        endcase\n');

  86. fprintf(fid1,'end\n');

  87. fprintf(fid1,'endmodule\n');

  88. fclose(fid1);

  89. %=================================================================

  90. 

  91. hold on

  92. plot(f);

  93. plot(g);

  94. legend('f','log g');

  95. hold off
复制代码
3.1.2Matlab实验结果
image.jpg

实验结果可以得出较暗的区域对比度将得到提升，增强了图像暗部的细节。

3.2Verilog算法仿真
3.2.1Modelsim仿真
3.2.1.1仿真执行

在件夹Algorithm_simulation下进行算法的仿真，分为sim，src和tb三个子文件夹。在sim文件夹下有win系统的快捷执行文件sim.bat，可以一键进行仿真，src文件下放的是Verilog的核心图像算法及其顶层与输入图像激励，tb文件下放的是测试激励文件及输出图像的保存。

双击执行sim文件夹下sim.bat，自动打开Modelsim仿真，自动添加仿真波形，执行完成后自动保存图像，仿真波形如图所示：

image.jpg
3.2.1.2仿真关键部分代码解析

Sim.do执行仿真代码，文件内容如下：

  1. #

  2. # Create work library

  3. #

  4. vlib work

  5. #

  6. # Compile sources

  7. #

  8. vlog "../src/*.v"

  9. vlog "../tb/*.v"

  10. #

  11. # Call vsim to invoke simulator

  12. #

  13. vsim -voptargs=+acc work.top_tb

  14. #

  15. # Add waves

  16. #

  17. do wave.do

  18. #

  19. # Run simulation

  20. #

  21. run -all

  22. #

  23. # End
复制代码

图像输入代码部分：

  1. reg                 en;

  2. reg [12:0]         h_syn_cnt = 'd0;

  3. reg [12:0]         v_syn_cnt = 'd0;

  4. reg [23:0]         image [0 : H_ACTIVE*V_ACTIVE-1];

  5. reg [31:0]         image_cnt = 'd0;

  6. 

  7. //读取txt文件到image数组中

  8. initial begin

  9.         $readmemh("../../matlab_src/image_720_1280_3.txt", image);

  10. end

  11. 

  12. // 行扫描计数器

  13. always@(posedge i_clk)

  14. begin

  15.         if(h_syn_cnt == H_TOTAL_TIME-1)

  16.         h_syn_cnt <= 0;

  17.     else

  18.         h_syn_cnt <= h_syn_cnt + 1;

  19. end

  20. 

  21. // 列扫描计数器

  22. always@(posedge i_clk)

  23. begin

  24.         if(h_syn_cnt == H_TOTAL_TIME-1)

  25.         begin

  26.         if(v_syn_cnt == V_TOTAL_TIME-1)

  27.             v_syn_cnt <= 0;

  28.         else

  29.             v_syn_cnt <= v_syn_cnt + 1;

  30.         end

  31. end

  32. 

  33. // 行同步控制

  34. always@(posedge i_clk)

  35. begin

  36.     if(h_syn_cnt < H_SYNC_TIME)

  37.         o_hsyn <= 0;

  38.     else

  39.         o_hsyn <= 1;

  40. end

  41. 

  42. // 场同步控制

  43. always@(posedge i_clk)

  44. begin

  45.     if(v_syn_cnt < V_SYNC_TIME)

  46.         o_vsyn <= 0;

  47.     else

  48.         o_vsyn <= 1;

  49. end

  50. 

  51. // 坐标使能.

  52. always@(posedge i_clk)

  53. begin

  54.     if(v_syn_cnt >= V_SYNC_TIME + V_BACK_PORCH && v_syn_cnt < V_SYNC_TIME + V_BACK_PORCH + V_ACTIVE)

  55.     begin

  56.         if(h_syn_cnt >= H_SYNC_TIME + H_BACK_PORCH && h_syn_cnt < H_SYNC_TIME + H_BACK_PORCH + H_ACTIVE)

  57.             en <= 1;

  58.         else

  59.             en <= 0;

  60.     end

  61.     else

  62.         en <= 0;

  63. end

  64. 

  65. always@(posedge i_clk)

  66. begin

  67.     if(en)

  68.         begin

  69.                 o_r                 <= image[image_cnt][23:16];

  70.                 o_g                 <= image[image_cnt][15:8];

  71.                 o_b                 <= image[image_cnt][7:0];

  72.             image_cnt         <= image_cnt + 1;

  73.         end

  74.         else if(image_cnt == H_ACTIVE*V_ACTIVE)

  75.         begin

  76.                 o_r                 <= 8'h00;

  77.                 o_g                 <= 8'h00;

  78.                 o_b                 <= 8'h00;

  79.             image_cnt         <= 'd0;

  80.         end        

  81.     else

  82.         begin

  83.                 o_r                 <= 8'h00;

  84.                 o_g                 <= 8'h00;

  85.                 o_b                 <= 8'h00;

  86.             image_cnt         <= image_cnt;

  87.         end        

  88. end

  89. 

  90. always@(posedge i_clk)

  91. begin

  92.         o_en <= en;

  93. end
复制代码

图形输出保存代码部分：

  1. reg             clk; 

  2. reg             rst_n;

  3. 

  4. integer                 image_txt;

  5. 

  6. reg [31:0]                 pixel_cnt;

  7. wire[23:0]          data; 

  8. wire            de; 

  9. 

  10. 

  11. top u_top

  12. (

  13.     .i_clk                              (clk                ),

  14.     .i_rst_n                      (rst_n              ),

  15.     .o_gray_data             (data               ),

  16.     .o_gray_de               (de                 )

  17. );

  18. 

  19. always #(1) clk = ~clk;

  20. 

  21. initial 

  22. begin

  23.         clk   = 1;

  24.     rst_n = 0;         

  25.         #100

  26.     rst_n = 1;

  27.         

  28. end

  29. 

  30. initial 

  31. begin

  32.     image_txt = $fopen("../matlab_src/image_720_1280_3_out.txt");

  33. end

  34. 

  35. always@(posedge clk or negedge rst_n) 

  36. begin

  37.     if(!rst_n) 

  38.         begin

  39.         pixel_cnt <= 0;

  40.     end

  41.     else if(de) 

  42.         begin

  43.         pixel_cnt = pixel_cnt + 1;

  44.         $fwrite(image_txt,"%h\n",data);

  45.     end

  46. end

  47. 

  48. always@(posedge clk ) 

  49. begin

  50.         if(pixel_cnt == 720*1280)

  51.         begin

  52.                 $display("*******************************************************************************");                

  53.                 $display("*** Success:image_720_1280_3_out.txt is output complete! %t", $realtime, "ps***");

  54.                 $display("*******************************************************************************");

  55.                         $fclose(image_txt);

  56.                 $stop;

  57.         end        

  58. end
复制代码
3.2.2Modelsim实验结果

matlab查看输入输出的图像代码部分：

  1. clear;clear all;clc;

  2. 

  3. row = 720;  

  4. col = 1280;  

  5. n   = 3;    

  6. 

  7. image_sim_pass = uint8(zeros(row,col,n));

  8. fid = fopen('image_720_1280_3_out.txt','r');

  9. for x = 1:row

  10.     for y = 1:col

  11.         RGB = fscanf(fid,'%s',1);

  12.         image_sim_pass(x,y,1) = uint8(hex2dec(RGB(1:2)));

  13.         image_sim_pass(x,y,2) = uint8(hex2dec(RGB(3:4)));

  14.         image_sim_pass(x,y,3) = uint8(hex2dec(RGB(5:6)));              

  15.     end 

  16. end

  17. fclose(fid);

  18. 

  19. image_1 = imread('lena_1280x720.jpg');

  20. 

  21. subplot(121);

  22. imshow(image_1), title('The original image');

  23. 

  24. subplot(122);

  25. imshow(image_sim_pass),title('After processing images');

  26. 

  27. imwrite(image_sim_pass,'lena_1280x720_sim_pass.jpg');   
复制代码

如图所示，仿真结果：

image.jpg
4工程实现
4.1Verilog代码分析

由于提前使用matlab计算好了log系数，这里代码很简单直接查表就行。

  1. //同步输出使能信号

  2.         assign o_hs = i_hsyn;

  3.         assign o_vs = i_vsyn;

  4.         assign o_en = i_en;

  5. rom查表

  6. image_rom_log_para u_i_r

  7. (

  8.         .clka        (i_clk                ),

  9.         .addra        (i_r                ),

  10.         .ena        (1'b1                ),

  11.         .douta        (o_r                )

  12. );

  13. rom查表

  14. 

  15. image_rom_log_para u_i_g

  16. (

  17.         .clka        (i_clk                ),

  18.         .addra        (i_g                ),

  19.         .ena        (1'b1                ),

  20.         .douta        (o_g                )

  21. );

  22. rom查表

  23. 

  24. image_rom_log_para u_i_b

  25. (

  26.         .clka        (i_clk                ),

  27.         .addra        (i_b                ),

  28.         .ena        (1'b1                ),

  29.         .douta        (o_b                )

  30. );

  31. 

  32. endmodule

  33. 

  34. module image_rom_log_para

  35. (

  36.         input                    clka,

  37.         input                [7:0]        addra,

  38.         input                                ena,

  39.         output                [7:0]        douta

  40. );

  41. reg [7:0] DATA;

  42. assign        douta = DATA;

  43. always@(*)

  44. begin

  45.         case(addra)

  46. 0 : DATA <= 0; 

  47. 1 : DATA <= 28; 

  48. 2 : DATA <= 44; 

  49. 3 : DATA <= 55; 

  50. 4 : DATA <= 64; 

  51. 5 : DATA <= 72; 

  52. 6 : DATA <= 78; 

  53. 7 : DATA <= 83; 

  54. 8 : DATA <= 88; 

  55. 9 : DATA <= 92; 

  56. 10 : DATA <= 96; 

  57. 11 : DATA <= 99; 

  58. 12 : DATA <= 103; 

  59. 13 : DATA <= 106; 

  60. 14 : DATA <= 108; 

  61. 15 : DATA <= 111; 

  62. 16 : DATA <= 113; 

  63. 17 : DATA <= 116; 

  64. 18 : DATA <= 118; 

  65. 19 : DATA <= 120; 

  66. 20 : DATA <= 122; 

  67. 21 : DATA <= 124; 

  68. 22 : DATA <= 125; 

  69. 23 : DATA <= 127; 

  70. 24 : DATA <= 129; 

  71. 25 : DATA <= 130; 

  72. 26 : DATA <= 132; 

  73. 27 : DATA <= 133; 

  74. 28 : DATA <= 135; 

  75. 29 : DATA <= 136; 

  76. 30 : DATA <= 137; 

  77. 31 : DATA <= 139; 

  78. 32 : DATA <= 140; 

  79. 33 : DATA <= 141; 

  80. 34 : DATA <= 142; 

  81. 35 : DATA <= 143; 

  82. 36 : DATA <= 144; 

  83. 37 : DATA <= 146; 

  84. 38 : DATA <= 147; 

  85. 39 : DATA <= 148; 

  86. 40 : DATA <= 149; 

  87. 41 : DATA <= 150; 

  88. 42 : DATA <= 150; 

  89. 43 : DATA <= 151; 

  90. 44 : DATA <= 152; 

  91. 45 : DATA <= 153; 

  92. 46 : DATA <= 154; 

  93. 47 : DATA <= 155; 

  94. 48 : DATA <= 156; 

  95. 49 : DATA <= 156; 

  96. 50 : DATA <= 157; 

  97. 51 : DATA <= 158; 

  98. 52 : DATA <= 159; 

  99. 53 : DATA <= 160; 

  100. 54 : DATA <= 160; 

  101. 55 : DATA <= 161; 

  102. 56 : DATA <= 162; 

  103. 57 : DATA <= 162; 

  104. 58 : DATA <= 163; 

  105. 59 : DATA <= 164; 

  106. 60 : DATA <= 164; 

  107. 61 : DATA <= 165; 

  108. 62 : DATA <= 166; 

  109. 63 : DATA <= 166; 

  110. 64 : DATA <= 167; 

  111. 65 : DATA <= 168; 

  112. 66 : DATA <= 168; 

  113. 67 : DATA <= 169; 

  114. 68 : DATA <= 169; 

  115. 69 : DATA <= 170; 

  116. 70 : DATA <= 171; 

  117. 71 : DATA <= 171; 

  118. 72 : DATA <= 172; 

  119. 73 : DATA <= 172; 

  120. 74 : DATA <= 173; 

  121. 75 : DATA <= 173; 

  122. 76 : DATA <= 174; 

  123. 77 : DATA <= 174; 

  124. 78 : DATA <= 175; 

  125. 79 : DATA <= 175; 

  126. 80 : DATA <= 176; 

  127. 81 : DATA <= 176; 

  128. 82 : DATA <= 177; 

  129. 83 : DATA <= 177; 

  130. 84 : DATA <= 178; 

  131. 85 : DATA <= 178; 

  132. 86 : DATA <= 179; 

  133. 87 : DATA <= 179; 

  134. 88 : DATA <= 180; 

  135. 89 : DATA <= 180; 

  136. 90 : DATA <= 180; 

  137. 91 : DATA <= 181; 

  138. 92 : DATA <= 181; 

  139. 93 : DATA <= 182; 

  140. 94 : DATA <= 182; 

  141. 95 : DATA <= 183; 

  142. 96 : DATA <= 183; 

  143. 97 : DATA <= 183; 

  144. 98 : DATA <= 184; 

  145. 99 : DATA <= 184; 

  146. 100 : DATA <= 185; 

  147. 101 : DATA <= 185; 

  148. 102 : DATA <= 185; 

  149. 103 : DATA <= 186; 

  150. 104 : DATA <= 186; 

  151. 105 : DATA <= 187; 

  152. 106 : DATA <= 187; 

  153. 107 : DATA <= 187; 

  154. 108 : DATA <= 188; 

  155. 109 : DATA <= 188; 

  156. 110 : DATA <= 188; 

  157. 111 : DATA <= 189; 

  158. 112 : DATA <= 189; 

  159. 113 : DATA <= 189; 

  160. 114 : DATA <= 190; 

  161. 115 : DATA <= 190; 

  162. 116 : DATA <= 190; 

  163. 117 : DATA <= 191; 

  164. 118 : DATA <= 191; 

  165. 119 : DATA <= 191; 

  166. 120 : DATA <= 192; 

  167. 121 : DATA <= 192; 

  168. 122 : DATA <= 192; 

  169. 123 : DATA <= 193; 

  170. 124 : DATA <= 193; 

  171. 125 : DATA <= 193; 

  172. 126 : DATA <= 194; 

  173. 127 : DATA <= 194; 

  174. 128 : DATA <= 194; 

  175. 129 : DATA <= 195; 

  176. 130 : DATA <= 195; 

  177. 131 : DATA <= 195; 

  178. 132 : DATA <= 196; 

  179. 133 : DATA <= 196; 

  180. 134 : DATA <= 196; 

  181. 135 : DATA <= 197; 

  182. 136 : DATA <= 197; 

  183. 137 : DATA <= 197; 

  184. 138 : DATA <= 197; 

  185. 139 : DATA <= 198; 

  186. 140 : DATA <= 198; 

  187. 141 : DATA <= 198; 

  188. 142 : DATA <= 199; 

  189. 143 : DATA <= 199; 

  190. 144 : DATA <= 199; 

  191. 145 : DATA <= 199; 

  192. 146 : DATA <= 200; 

  193. 147 : DATA <= 200; 

  194. 148 : DATA <= 200; 

  195. 149 : DATA <= 200; 

  196. 150 : DATA <= 201; 

  197. 151 : DATA <= 201; 

  198. 152 : DATA <= 201; 

  199. 153 : DATA <= 201; 

  200. 154 : DATA <= 202; 

  201. 155 : DATA <= 202; 

  202. 156 : DATA <= 202; 

  203. 157 : DATA <= 203; 

  204. 158 : DATA <= 203; 

  205. 159 : DATA <= 203; 

  206. 160 : DATA <= 203; 

  207. 161 : DATA <= 204; 

  208. 162 : DATA <= 204; 

  209. 163 : DATA <= 204; 

  210. 164 : DATA <= 204; 

  211. 165 : DATA <= 204; 

  212. 166 : DATA <= 205; 

  213. 167 : DATA <= 205; 

  214. 168 : DATA <= 205; 

  215. 169 : DATA <= 205; 

  216. 170 : DATA <= 206; 

  217. 171 : DATA <= 206; 

  218. 172 : DATA <= 206; 

  219. 173 : DATA <= 206; 

  220. 174 : DATA <= 207; 

  221. 175 : DATA <= 207; 

  222. 176 : DATA <= 207; 

  223. 177 : DATA <= 207; 

  224. 178 : DATA <= 207; 

  225. 179 : DATA <= 208; 

  226. 180 : DATA <= 208; 

  227. 181 : DATA <= 208; 

  228. 182 : DATA <= 208; 

  229. 183 : DATA <= 209; 

  230. 184 : DATA <= 209; 

  231. 185 : DATA <= 209; 

  232. 186 : DATA <= 209; 

  233. 187 : DATA <= 209; 

  234. 188 : DATA <= 210; 

  235. 189 : DATA <= 210; 

  236. 190 : DATA <= 210; 

  237. 191 : DATA <= 210; 

  238. 192 : DATA <= 211; 

  239. 193 : DATA <= 211; 

  240. 194 : DATA <= 211; 

  241. 195 : DATA <= 211; 

  242. 196 : DATA <= 211; 

  243. 197 : DATA <= 212; 

  244. 198 : DATA <= 212; 

  245. 199 : DATA <= 212; 

  246. 200 : DATA <= 212; 

  247. 201 : DATA <= 212; 

  248. 202 : DATA <= 213; 

  249. 203 : DATA <= 213; 

  250. 204 : DATA <= 213; 

  251. 205 : DATA <= 213; 

  252. 206 : DATA <= 213; 

  253. 207 : DATA <= 214; 

  254. 208 : DATA <= 214; 

  255. 209 : DATA <= 214; 

  256. 210 : DATA <= 214; 

  257. 211 : DATA <= 214; 

  258. 212 : DATA <= 214; 

  259. 213 : DATA <= 215; 

  260. 214 : DATA <= 215; 

  261. 215 : DATA <= 215; 

  262. 216 : DATA <= 215; 

  263. 217 : DATA <= 215; 

  264. 218 : DATA <= 216; 

  265. 219 : DATA <= 216; 

  266. 220 : DATA <= 216; 

  267. 221 : DATA <= 216; 

  268. 222 : DATA <= 216; 

  269. 223 : DATA <= 216; 

  270. 224 : DATA <= 217; 

  271. 225 : DATA <= 217; 

  272. 226 : DATA <= 217; 

  273. 227 : DATA <= 217; 

  274. 228 : DATA <= 217; 

  275. 229 : DATA <= 218; 

  276. 230 : DATA <= 218; 

  277. 231 : DATA <= 218; 

  278. 232 : DATA <= 218; 

  279. 233 : DATA <= 218; 

  280. 234 : DATA <= 218; 

  281. 235 : DATA <= 219; 

  282. 236 : DATA <= 219; 

  283. 237 : DATA <= 219; 

  284. 238 : DATA <= 219; 

  285. 239 : DATA <= 219; 

  286. 240 : DATA <= 219; 

  287. 241 : DATA <= 220; 

  288. 242 : DATA <= 220; 

  289. 243 : DATA <= 220; 

  290. 244 : DATA <= 220; 

  291. 245 : DATA <= 220; 

  292. 246 : DATA <= 220; 

  293. 247 : DATA <= 221; 

  294. 248 : DATA <= 221; 

  295. 249 : DATA <= 221; 

  296. 250 : DATA <= 221; 

  297. 251 : DATA <= 221; 

  298. 252 : DATA <= 221; 

  299. 253 : DATA <= 221; 

  300. 254 : DATA <= 222; 

  301. 255 : DATA <= 222; 

  302.          default:   DATA<= 0;

  303.         endcase

  304. end

  305. endmodule
复制代码
4.2工程结构

工程结构如图所示：

image.jpg

图像数据通过摄像头采集进来，先缓存在fifo中，然后通过写状态机，将图像数据送进DDR进行缓存，缓存后的图像数据从DDR中取出，通过读状态机送出到fifo中，然后算法处理模块在fifo中取出数据，完成数据处理后送到LCD进行显示输出。

5上板实验
image.jpg

点击下载后，可以看到正常的输出如下所示，摄像头的分辨率为640x480

image.jpg



举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

UT发布
工单组

0

关注

0

粉丝

293

主题
精彩推荐
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-23 RGB转HDMI显示方案
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连载-22 TPG图像测试数据发生器设计
[MLKPAI-F01-EG4D]FPGA程序设计基础实验连
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版