在 FPSoC中，CPU 资源作为整个 SOC资源的一个硬核 IP(以下简称 PS)，与其他 IP 的使用没有任何区别，可以对其接口、IO等进行定制，后文会详细介绍。IP 的定制在 TD 中进行，可以使用IP Catalog 和 Design Integrator 工具。

米联客新版本资料里面SoC工程一级目录一般包含3个文件夹，用于管理各类文件：

soc_hw:文件夹放hdf文件

soc_prj:文件夹放FPGA工程

soc_sdk:文件夹放SDK相关的开发文件

双击打开TD软件

由于已经创建好了路径，所以不需要让软件再次创建以工程命名的路径

这一步选择默认的FPGA芯片型号，指定整个TD工程的路径，输入工程名，我们米联客习惯使用fpga_prj作为TD工程的工程名，点击OK，工程创建完成。

进入Design Integrator 工具界面

下面我们可以选择新建一个图形化界面设计文件，或者我们也可以直接导入已经完成的图形化界面工程。这里我们先点击新建。

我们米联客习惯将图形化界面设计文件命名为system，并且选择路径保存在/uisrc/01_rtl中方便管理和调用。

点击OK，创建成功。

点击+号，选择ARM定制IP。

双击ARM Processor System IP（以下简称ARM IP）

未配置的IP就已经添加成功，可自定义IP名，这边我们保持默认，其他IP的添加也相同，后面就不再赘述。

双击IP对IP的各个功能参数进行配置，这个配置必须参考硬件原理图完成，所以FPGA或者SOC工程师必须具备一定的硬件分析能力，可以阅读原理图，实现对硬件资料在软件上的定义分配。

以下我们针对主要的外设资源对IP的配置说明。

AD101开发板的MIO BANK200设置1.8V, 核心板硬件原理图上的BANK201设置1.8V

注：TD_5.9.1_DR1_2024.7软件版本，ECC模式参数传递存在BUG，该BUG可能在后续版本更新中修复，如果遇到解决方法如下。

FD软件报错如下

原因，DDR 配置项中修改了ECC选项，导致FD中无法识别。

解决办法:打开原有 TD工程的 PS IP配置页面，将ECC项修改为 Inline 后保存退出，再次打开PS IP配置页面，将ECC选项改为NONE。

相关PL的设置本demo没有用到，后面相关demo用到的时候再进行配置，点击OK完成配置。

完成配置后，可以引出接口，右键该接口

选择Create Design Port，引出接口

该界面保持默认，点击Add，添加完成后点击Close

图形化界面部分配置完成

点击ValidateDesign可以快速初步排查工程是否有错误

点击Design Navigation，选择Generate Design，完成图形化界面到TD的同步。

点击Generate，完成同步

由于没有使用任何PL资源，本demo中不需要地址分配，也没有出现地址分配界面，后续用到了我们再详细介绍。

1:回到TD界面，双击可查看自动生成的TD顶层文件，如果没有任何PL逻辑使用的情况下，此时就能直接编译。但是为了我们后续工程的可拓展性和可重复利用性，所以我们依旧添加TOP文件。

2：添加我们准备好的TOP文件，点击OK添加完成

3：右键->Set As Top，注意该步骤非常重要，如果不设置，系统默认Generate产生的文件为Top文件，后续的demo中，会出现接口错误的现象。

设置完成后，由于本demo不需要调用PL资源，所以不需要添加管脚约束文件，直接编译即可。

4:依次双击，生成Bit文件。

5:导出到硬件: ProjectàExport Hardware Platform

在 SoC 的应用开发过程中，需要将硬件设计信息通过文件的形式传递到软件开发工具(FD)中使用，该文件被称之为HPF(Hardware Platform File)文件。

6:勾选Include bitstream，位置选择/soc_hw，点击OK，导出成功

6:导出完成后，对应工程路径的soc_hw路径下有硬件平台文件：fpga_prj.hpf的文件。根据硬件平台文件fpga_prj.hpf来创建需要Platform平台。