[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-08PCIE数据卡DDR缓存中断采集

文档创建者:FPGA课程
浏览次数:188
最后更新:2024-09-13
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 6-FPGA PCIE通信(Win)
​软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!



1概述
上一个例子演示了用BRAM作为数据缓存,显然板卡的BRAM容量非常有限,如果需要更大量数据的缓存就得用到DDR作为缓存。本方案实现的功能和上一篇文章中BRAM缓存的方式一样。使用DDR缓存具有更多的应用场景,比如视频图像的缓存等。本方案中也用到了XMDA的中断方式采集数据。
2系统框图
本系统中通过MiliankeUispi7606IP串行采集数据,通过Miliankeuifdma_dbuf将数据写入DDR。PCIE上位机使用XDMAIP通过AXIInterconnectIP读取存放在DDR中的SPI数据。
58cbaa189d7d461183d03b9a2bf3c6f2.jpg
3FPGA工程
e4620626a13f424db6b13ab879c8a021.jpg
cec3af2418c341d08f639a6e6f7ec978.jpg
新版本的DAQ7606只支持SPI串行采样源码封装成uispi7606IPCORE,教程的第一部分课程中有详细的讲解分析。采用SPI接口可以省下更多的FPGAIO。
以上demo种主要使用到了米联客开发的2个IP分别为uifdma_dbuf数据缓存控制IP以及uiFDMA基于AXI的DMAIP,关于更多这两个IP的详细介绍可以阅读相关章节,也可以在线阅读我们官方的技术博文关于AXI4-总线篇种相关内容AXI4总线入门(2021) - UISRC工程师学习站 - Powered by uisrc.com!
4上位机程序设计
a273e0a934434ba2b16b06a8ff19d4e8.jpg
5硬件安装
注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。这里需要使用到DAQ001数据采集卡。
3201391b8fd4454c81e098de61c5584f.jpg
利用波形发生器提供测试波形
74c36808e0764151bdd5e7122fadc536.jpg
6实验结果
上位机代码比较简单,可以自己阅读。下面给出测试结果。
0b0b4d639ff948aeb5c5e7e305935eb8.jpg



您需要登录后才可以回帖 登录 | 立即注册

本版积分规则