[X]关闭

[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-07PCIE数据卡BRAM缓存中断采集

文档创建者:FPGA课程
浏览次数:326
最后更新:2024-09-13
文档课程分类-AMD-ZYNQ
AMD-ZYNQ: ZYNQ-FPGA部分 » 2_FPGA实验篇(仅旗舰) » 6-FPGA PCIE通信(Win)
本帖最后由 FPGA课程 于 2024-9-12 09:30 编辑

​ 软件版本:VIVADO2021.1
操作系统:WIN10 64bit
硬件平台:适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台:米联客-MLK-H3-CZ08-7100开发板
板卡获取平台:https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑!



1概述
在方案中,使用基于AXI4实现的FDMA来实现数据的缓存。通过切换缓存的地址,实现2帧以上缓存数据的读取。这种构架更加方便高效。帧的管理,使用到了PCIE中断,本方案中缓存使用了FPGA芯片自带的BRAM。
2系统构架
本系统中通过MiliankeUispi7606IP串行采集数据,通过Miliankeuifdma_dbuf将数据写入Bram。PCIE上位机使用XDMAIP通过AXIInterconnectIP读取存放在Bram中的ADC采样数据。
b91bca20faea43528bab5faad52fcd96.jpg
3FPGA工程
788d116f906941cbbc164b650878e00e.jpg
45f4b0b50f23490c96b3cf7dc34781fd.jpg
新版本的DAQ7606只支持SPI串行采样源码封装成uispi7606IPCORE,教程的第一部分课程中有详细的讲解分析。采用SPI接口可以省下更多的FPGAIO。
以上demo种主要使用到了米联客开发的2个IP分别为uifdma_dbuf数据缓存控制IP以及uiFDMA基于AXI的DMAIP,关于更多这两个IP的详细介绍可以阅读相关章节,也可以在线阅读我们官方的技术博文关于“AXI4-总线篇”相关内容AXI4总线入门(2021) - UISRC工程师学习站 - Powered by uisrc.com!
4上位机程序设计
4.1qwt库的编译
qwt-6.1.4.rar库的源码可以在以下地址下载:https://www.uisrc.com/f-download.html
该demo的应用软件使用到了qwt插件,该插件可以用于波形的绘制。首先需要对该插件进行编译。
1:使用VS中的QT插件打开qwt插件工程
587bba414693439385d3b8b5ec3aa5d3.jpg
59dbb6b4a6754726892d0509ad5918d9.jpg


2:配置编译的库
c94c22ee3e4f43f6b6ec6b01b68046d8.jpg

3:复制以下编译好的库到路径C:\Qt\Qt5.12.10\5.12.10\msvc2015_64\lib
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-9.png
复制以下编译好的文件到路径C:\Qt\Qt5.12.10\5.12.10\msvc2015_64\plugins\designer
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-11.png

4:在路径C:\Qt\Qt5.12.10\5.12.10\msvc2015_64\include新建qwt文件夹
并且把C:\qwt-6.1.4\include中所有库头文件复制到该路径C:\Qt\Qt5.12.10\5.12.10\msvc2015_64\include\qwt
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-13.png
5:打开已经设计好的VS+QT工程并设置VS中的项目属性
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-15.png
1-属性->配置属性->C/C+±>常规,附加包含目录:C:\Qt\Qt5.12.10\5.12.10\msvc2015_64\include\qwt
2-属性->配置属性->链接器->输入,附加依赖项:qwtd.lib
3-属性->配置属性->C/C+±>预处理器,预处理器定义:QWT_DLL
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-17.png
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-19.png
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-21.png
设置好后就可以正常编译了,用户可以直接下载已经编译好的库,这样可以省了编译QWT库的过程。
4.2QT界面设计
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-23.png
5硬件安装
注意先下载程序,调试阶段下载bit文件,然后再开电脑。这样才能正确识别和后续测试工作正常开展。这里需要使用到DAQ001数据采集卡。
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-25.png
利用波形发生器提供测试波形
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-27.png
6实验结果
上位机代码比较简单,可以自己阅读。下面给出测试结果。
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-29.png



[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信方案(win)连载-07PCIE数据卡BRAM缓存-7.jpg
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则