[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(win)连载-05QT上位机读写FPGA内存

本帖最后由 FPGA课程于 2024-9-12 09:28 编辑

软件版本：VIVADO2021.1
操作系统：WIN10 64bit
硬件平台：适用 XILINX A7/K7/Z7/ZU/KU 系列 FPGA
实验平台：米联客-MLK-H3-CZ08-7100开发板
板卡获取平台：https://milianke.tmall.com/
登录“米联客”FPGA社区 http://www.uisrc.com 视频课程、答疑解惑！

1概述如果读者对于前面demo还有一些疑惑，那么本节课的内容，可以让你更加简单地弄明白什么是BAR地址空间操作，什么是对开发板DDR内存地址空间操作。如果你掌握了如何通过XDMA读写BAR地址空间和DMA内存地址空间操作，那么基于XMDA的所有原理性设计都会变的soeasy!
2系统框图

本系统中通过XDMAIP将开发板及PCIE上位机识别连接。AXIInterconnectIP通过使用AXI-FULL及AXI-LITE总线将XDMA与内存部分DDR或者Bram连接。通过PCIE上位机发出读写指令控制XDMA对开发板内存进行读写操作。

3FPGA代码

FPGA可以用任何一个章节的，这里就用“03基于XDMA实现PCIE通信方案”的代码，简单。具体就不重复了，不清楚的可以看“03基于XDMA实现PCIE通信方案”相关部分教程内容。本方案中的上位机没有使用中断功能。

4上位机程序设计

以下代码中on_TestDDR_clicked是上是对AXI4接口的DDR或者BRAM测试。on_TestBAR_clicked是对用户的BAR空间测试。

voidMainWindow::on_TestDDR_clicked()
{
unsignedintbuf1[1024];
unsignedintbuf2[1024];
unsignedinti=0;
unsignedinterror_cnt=0;
for(i=0;i<1024;i++)
{
buf1[i]=i;
}
h2c_transfer(0,1024*4,(unsignedchar*)buf1);
c2h_transfer(0,1024*4,(unsignedchar*)buf2);
for(i=0;i<1024;i++)
{
if(buf1[i]!=buf2[i])
error_cnt++;
}
if(error_cnt)
{
QStringstr = QString("%1%2").arg("DDRbaddata=").arg(error_cnt);
ui->labelDDRPASS->setText(str);
}
else
{
m_pass1++;
QStringstr = QString("%1%2").arg("DDRPASSTimes=").arg(m_pass1);
ui->labelDDRPASS->setText(str);
}
}
voidMainWindow::on_TestBAR_clicked()
{
unsignedintval;
unsignedinti=0;
unsignedinterror_cnt=0;
for(i=0;i<1024;i++)
{
user_write(0x10000+i*4,4,(unsignedchar*)&i);
}
for(i=0;i<1024;i++)
{
user_read(0x10000+i*4,4,(unsignedchar*)&val);
if(i!=val)
error_cnt++;
}
if(error_cnt)
{
QStringstr = QString("%1%2").arg("DDRbaddata=").arg(error_cnt);
ui->labelBARPASS->setText(str);
}
else
{
m_pass2++;
QStringstr = QString("%1%2").arg("DDRPASSTimes=").arg(m_pass2);
ui->labelBARPASS->setText(str);
}
}

复制代码

5硬件安装
注意先下载程序，调试阶段下载bit文件，然后再开电脑。这样才能正确识别和后续测试工作正常开展。

6实验结果

您还未登录

登录后即可体验更多功能