[Spartan6]关于用chipscope查看并计算FPGA与DDR3的读写速度

登录

新人第一次发帖。。。才接触FPGA不久，之前基本硬件小白
从米联的淘宝店买的spartan6 xc6slx45t这块板子，然后用给我的ddr3读写例程来进行ddr3的读写测试，
用chipscope查看的结果如下：

那么可以发现fpga读取64个数据花费了68个时钟周期，每个数据的大小为8bit，然后根据ddr3测试案例的代码和参考ug388的资料，知道其时钟频率最大为800MHz，一般为666MHz，则计算出读取速度为：
最大64*800/68=753MB/s，一般64*666/68=627MB/s，然后由于挂载了两片ddr3，那么读取速度应为753*2=1506MB/s，627*2=1254MB/s，那么在资料中说的速度达到约1.2GB/s应该是在一般时钟频率的情况下产生的，也就是说FPGA在与ddr3进行读写的时候，是工作在一般的时钟频率而不是最大时钟频率。
不知道这样的计算是否正确，欢迎指导我这个小白

uisrc · 发表于 2015-11-28 11:11:46

假设内部工作的时钟是100MHZ 读写写的位宽是128bit 那么可以计算得出 1.6GB/S的速度如果计算外部的DDR3接口 800MHZ 那么 800M X16bit =1.6GB/S 去掉一些开销，官方给出的最高速度是1.33GB/S左右。这只是单片的速度。对于战神6 理论的带宽是3.2GB/S了，当然这是不可能实现的，打个折扣后2.6GB/S最高

老司机 · 发表于 2015-12-29 17:03:24

admin 发表于 2015-11-28 11:11
假设内部工作的时钟是100MHZ 读写写的位宽是128bit 那么可以计算得出 1.6GB/S的速度如果计算外部的DDR3接 ...

为什么内部外部的数据宽度不一样呢？我看到IP核源代码里面给的写入读出数据信号都是128位的

您还未登录

登录后即可体验更多功能

本帖子中包含更多资源