问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 8857 人浏览分享

开启左侧

关于vivado开发两个小问题的请教

[复制链接]
8857 2
楼主新学vivado,在使用vivado有两个小问题一直不能理解,现发帖请教诸位前辈。
1、vivado设计工程中有综合、实现这两个步骤,请问这两个步骤的作用分别是什么?
2、vivado设计中要生成比特流文件,比特流到底是什么,为什么要生成它?它是直接下到开发板中吗?

评论 2

RZJM  版主  发表于 2015-11-16 13:03:14 | 显示全部楼层
首先说明下 额不是前辈。
我的理解是: 综合是对你写的代码进行优化、约束、翻译等等,把语言描述的硬件变为具体的硬件结构,实现,目的是生成一个网表把综合的结果变成FPGA内部具体的连线,然后生成比特流才可以配置到FPGA里面。如果直接下载到FPAG里面,掉电比特流的信息就会丢失,如果下载到FPGA的外围存储配置芯片里,每次上电比特流会自动从配置芯片把比特流配置到FPGA里面。
Li2015  新手上路  发表于 2015-11-16 22:45:10 | 显示全部楼层
RZJM 发表于 2015-11-16 13:03
首先说明下 额不是前辈。
我的理解是: 综合是对你写的代码进行优化、约束、翻译等等,把语言描述的硬件变 ...

好的,我明白了,谢谢你的解答!
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

1

粉丝

11

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版