基于AXI-FDMA实现DDR数据缓存构架专题在线培训

beafmhfl · 2022-10-18 21:54

   ”米联客2022版基于FDMA的DDR数据缓存数据构架专题“部分提供了基于AXI4-FDMA实现的统一的数据交互构架，适用XILINX A7/K7/Z7/ZU/KU系列FPGA或者SOC。使用FDMA数据构架进行数据交互可以提高用户的编程效率，让数据交互变得简单。

   报名并且填写个人信息的参与者，有机会获得ZYNQ精美开发板/核心板或者 ultrasalce+ MPSOC 精美开发板，米联客定制LOGO JTAG。（本期活动奖品: 米联客8X-2CG一套、米联客7X-7010B 一套基础套餐、米联客7X-7010A精美核心板 2个、MILIANKE LOGO XILINX 下载器5个，每人1次抽奖机会。）

米联客专题培训具备以下特色：

   1.学员将在教师指导下，通过学习网课，完成课程安排的实验项目，在项目实战中融会贯通FPGA|SOC应用技术及开发流程；

   2.课程教师是具备多年研发经验的资深工程师，课程选题来自开发项目所需要的FPGA|SOC技术要点。非常适合已学基础技术却迷茫不知道如何运用的同学，零基础的同学可按课程要求学习推荐的先学课程；

   3.按实验文档依次完成实验，公开实验报告，实验中的问题随时在问答中提交，教师24小时内回复问答。完成所有实验并认真提交实验报告；

   关于收费:
本期培训收费99元(本期设置有20个免费领取优惠名额，先到先得,从2022-10-15开始开抢免费名额)，共计8个课程，预计通过2周学习完成本期培训任务，具体流程如下：

   报名阶段:
2022-10-13日 ~ 2022-10-18日，所有有意向参与者先加老师的微信:18951232035

    正式实训阶段:

   01AXI4-FULL-MASTER IP FDMA的学习
   2022-10-19 通过观看录制视频和教学文档，完成，AXI4总线的概念学习，FDMA的源码理解，掌握XILINX VIVADO基于图形化方式封装IP
   2022-10-20 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑。

   02AXI4-FULL-uiFDMA IP仿真验证
   2022-10-21 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计
   2022-10-22 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

  03使用fdma读写axi-bram测试
   2022-10-23 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计
   2022-10-24 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

   04使用fdma读写DDR测试(包括PL DDR 和PS DDR)
   2022-10-25 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计
   2022-10-26 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

    05uifdma_dbuf 3.0 源码学习
   2022-10-27 通过观看录制视频和教学文档，完成，uifdma_dbuf 源码的学习
   2022-10-28 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

   06uifdma_dbuf+fdma实现数据流方案(包括PL DDR 和PS DDR)
   2022-10-29 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计，掌握uifdma_dbuf的数据流模式使用和特性
   2022-10-30 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

   07fdma多路视频缓存数据构架方案 (包括PL DDR 和PS DDR)
   2022-10-31 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计，掌握uifdma_dbuf在多视频流模式下的参数设置，以及帧同步设计
   2022-11-01 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑

   08fdma数据通路加入sobel算法IP方案 (包括PL DDR 和PS DDR)
   2022-11-02 通过观看录制视频和教学文档，完成，并且掌握基于XILINX VIVADO Block Design 图形连线方式完成逻辑设计，视频实时显示和处理，并在在同一个显示器上进行效果展示。
   2022-11-03 上午9:00~下午5:00，微信群进行集中答疑交流,如果有同学白天没时间的，可以约其他时间集中答疑
抽奖海报.jpg

您还未登录

登录后即可体验更多功能

已通过 (50 人)