问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 4129 人浏览分享

开启左侧

关于HLS IP无法编译解决方案

[复制链接]
4129 0
本帖最后由 fpga-02 于 2022-5-10 11:06 编辑

自 2022 年 1 月 1 日起,Xilinx平台的Vivado HLS 和 Vitis HLS 使用的 export_ip 命令会无法导出 IP。下面是官网的解决方案(https://support.xilinx.com/s/article/76960?language=en_US)。Xilinx官方提供了一个补丁(文末)解决这个问题。补丁下载好后解压在你软件所安装的目录下, image.png
然后window下按WIN键+R键打开运行,输入cmd后回车进入命令提示符,输入以下命令,

83aa8e84f020d23b8cbf55c89ec36b2.jpg
修改好后,重新打开vivado软件编译即可。











y2k22_patch.rar

3.41 KB, 下载次数: 438

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

3

关注

2

粉丝

3

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版