设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 4175 人浏览分享

开启左侧

FEP接口A14引脚是一个固定电平的问题

[复制链接]
4175 1

我使用开发板MZ7035FA自带的sd卡（未修改）测试，我发现FEPA接口的第14个引脚A14，下图中我标成蓝色的引脚：始终输出一个3.3V的电平，使用的是电压表和示波器测试。

在我未使用FEP接口，也没有添加约束时，输出A14始终输出3.3V。当我约束了A14引脚时，无论把什么输出信号约束到这个引脚，A14也始终是3.3V。

同时买的MZ7035FB就没有这个问题，非常疑惑，是硬件的问题吗



本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 2

返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

昭1228
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版