设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3694 人浏览分享

开启左侧

AXI-Stream Data width converter丢失last信号

[复制链接]
3694 2
如题在使用AXI-Stream Data width converter这个IP核将8字节转换成4字节，发现转换后的输出信号last丢失，请问有哪位老师遇到过这种情况吗？希望能指点一下。

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

郭阳  新手上路  发表于 2022-7-6 13:40:07 | 显示全部楼层
你好请问问题解决了吗？我也遇到了同样的问题，能请教一下吗？

举报 使用道具

回复 支持 反对
fiwhpfnc  禁止发言  发表于 2023-4-12 14:21:21 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

nhdleita
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版