设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3999 人浏览分享

开启左侧

关于FDMA应用，pkg_wr_areq拉高后，pkg_wr_en一直是低电平

[复制链接]
3999 2
用的最早的版本的FDMA，根据教程改的代码如下：
就是在FDMA前加了个异步FIFO，FDMA的pkg_wr_en输出给FIFO的rd_en，出现如下图的问题，pkg_wr_areq拉高后，pkg_wr_en一直为低，想知道这是为什么，怎么解决呢，感谢回复和解答

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 3

Nemo  新手上路  发表于 2022-11-29 21:43:38 | 显示全部楼层
同问，有没有哪位遇到过呢？

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

xclzjvcy
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版