问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 4606 人浏览分享

开启左侧

SDI种embedded_synchronous模块的疑问

[复制链接]
4606 1
always@(posedge clk)
begin
        bt656_in_d0 <= embedded_data_in[19:12];
        bt656_in_d1 <= bt656_in_d0;
        bt656_in_d2 <= bt656_in_d1;
        bt656_in_d3 <= bt656_in_d2;
        bt656_in_d4 <= bt656_in_d3;
        trs_d0 <= trs;
        trs_d1 <= trs_d0;
        rx_eav_d0 <= rx_eav;
        rx_eav_d1 <= rx_eav_d0;
end


always@(posedge clk)
begin
        yc_data_tmp_d0 <= yc_data_tmp;
        yc_data_tmp_d1 <= yc_data_tmp_d0;//DATA1对应de_p
        yc_data_tmp_d2 <= yc_data_tmp_d1;
        yc_data_tmp_d3 <= yc_data_tmp_d2;
        de_t_d0 <= de_t;
        de_t_d1 <= de_t_d0;
        de_t_d2 <= de_t_d1;
        de_t_d3 <= de_t_d2;
end

模块种对数据这样接8位数据这样处理怎么理解?

评论 2

凡帆  新手上路  发表于 2021-11-14 23:34:48 | 显示全部楼层
对这个模块这样处理不是很明白,是否可以讲解一下
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版