设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

切换到宽版
UISRC工程师学习站»首页 › 编程技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 3956 人浏览分享

开启左侧

MIG时钟显示问题

[复制链接]
3956 1
平台：k7-325t
例程：03_demo_code\02_example_mig_ddr_k7\01_mig_ddr_test
图1
图2
图3
图1中，ref clk是显示差分
图2中，显示use_system_clock
关于ref clk软件也无法选择use_system_clock，只有图1三个选项。
是软件出bug了，ug586是有4个选项的，如图3

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 2

返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

cjekmlga
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通信(linux)连载-10PCIE 摄像头图像采集卡
[米联客-XILINX-H3_CZ08_7100] FPGA_PCIE通
板间GTX传输误码问题
板间GTX传输误码问题
XDMA QT例程中系統函数阻塞的问题
XDMA QT例程中系統函数阻塞的问题
XDMA实现的CAN程序问题
XDMA实现的CAN程序问题
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版