设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 2930 人浏览分享

开启左侧

请问能否提供一个lvpecl时钟输入K7的解决方案？

[复制链接]
2930 1
NI pxie 1083机箱 输出3.3v的lvpecl时钟，请问如何输入K7，需要做哪些转换？

举报 使用道具

回复

评论 2

返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

曾经的你
新手上路

0

关注

0

粉丝

2

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版