设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 6170 人浏览分享

开启左侧

vdma +vtc+ vid out无输出

[复制链接]
6170 1
在7035FA上，修改“利用Axi vdma实现ov5640摄像头采集”，把摄像头采集模块替换为一个色条产生模块，使用74.5m时钟，axi4-stream to video out这个ip得lock信号为低，vdma的m_axis_mm2s接口抓不到tvalid有效，原因可能是什么？

举报 使用道具

回复

评论 1

uisrc  管理员  发表于 2021-8-2 18:29:53 | 显示全部楼层
彩条产生的时序不对
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

武
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
01软件工具环境搭建
01软件工具环境搭建
UDP 巨型帧设计
UDP 巨型帧设计
UDP三速以太网设计
UDP三速以太网设计
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版