问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 3442 人浏览分享

开启左侧

使用CH33_udp_ip_tri_mod_mac相关问题

[复制链接]
3442 1
本帖最后由 feitingfj 于 2021-7-15 10:16 编辑

在使用CH33_udp_ip_tri_mod_mac的例程时,可以正常通信,但是将外部时钟100M改成PS输出的FCLK  100M给PL使用,为何无法通信了(外部输入时钟包括XDC文件中的时钟已经注释),外部输入时钟与PS产生时钟有区别?

截图202107141044453536..png

评论 1

feitingfj  新手上路  发表于 2021-7-14 11:09:18 | 显示全部楼层
解决了,默认fsbl 的FCLK_CLK1输出的是100M,CLK0不是,修改成CLK1就可以了
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

2

粉丝

2

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版