FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输？？ - AMD-FPGA - UISRC工程师学习站 - Powered by uisrc.com!

米联客技术答疑系统
微信客服01

微信客服02

微信客服03

QQ售前
QQ售后
提交问题
常见问题
联系我们
客服时间
周一至周五
8:00~18:00

[X]关闭

FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输？？

文档创建者：天生不会

浏览次数：6331

最后更新：2021-05-10

下图是wr_areq信号和wr_last无间断传输的代码和时序，可见正常传输。

然而当wr_areq信号和wr_last信号间隔一段时间（5微秒）时，FDMA就无法进行正常传输（如下图）？

本帖子中包含更多资源

您需要登录才可以下载或查看，没有帐号？立即注册

x

回复

使用道具举报

发表评论已发布 1 条

发表于 2021-5-10 23:00:46 | 显示全部楼层

为什么没有last 还能继续发出req?

越努力越幸运！加油！

回复支持反对

使用道具举报