设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › AMD-FPGA ›
微信扫一扫 分享朋友圈

已有 7898 人浏览分享

开启左侧

FDMA使用过程中如果areq和last信号有间隔时间就无法进行传输？？

[复制链接]
7898 1
下图是wr_areq信号和wr_last无间断传输的代码和时序，可见正常传输。

然而当wr_areq信号和wr_last信号间隔一段时间（5微秒）时，FDMA就无法进行正常传输（如下图）？

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有账号？立即注册

×

举报 使用道具

回复

评论 1

uisrc  管理员  发表于 2021-5-10 23:00:46 | 显示全部楼层
为什么没有last 还能继续发出req?
越努力越幸运！加油！

举报 使用道具

回复 支持 反对
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

天生不会
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
【精彩回顾】米联客开源FPGA低时延ISP图像处理方案亮相2025慕尼黑上海电子展
【精彩回顾】米联客开源FPGA低时延ISP图像
米联客龙芯系列PMON通用烧录方式
米联客龙芯系列PMON通用烧录方式
米联客 基于FPGA实时缩放算法IP设计开源项目
米联客 基于FPGA实时缩放算法IP设计开源项
zu48dr以SD卡模式启动后，在SD卡中找到了boot.scr,却加载不起来，这可能是什么问题呢？
zu48dr以SD卡模式启动后，在SD卡中找到了bo
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版