设为首页 收藏本站
问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步，快速开始

微信登录

微信扫码，快速开始

UISRC工程师开源站»论坛 › 技术交流 › FPGA开发 › Verilog ›
微信扫一扫 分享朋友圈

已有 5940 人浏览分享

开启左侧

关于HLS教程中HLS:stream接口的定义问题

[复制链接]
5940 0
学习了HLS中的几个关于图像处理算法的历程，自己尝试着修改几个历程，发现一个问题：
//typedef video library core structures
typedef hls:stream<ap_axiu<32,1,1,1>>
以上定义了一个32位的接口，我将以上的32位改为8位后（typedef hls:stream<ap_axiu<8,1,1,1>>），系统可以综合，但是仿真时会报错。
教程里仅有vivado的工程以及hls综合后的ip核，没有hls的工程，请教下该如何解决这个问题。

举报 使用道具

回复
返回列表
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

非凡510
新手上路

0

关注

0

粉丝

1

主题
精彩推荐
UDP RGMII千兆以太网测试
UDP RGMII千兆以太网测试
FPGA图像处理-基于肤色设别的人脸检测
FPGA图像处理-基于肤色设别的人脸检测
FPGA图像处理-图像二值化闭运算处理
FPGA图像处理-图像二值化闭运算处理
FPGA图像处理-图像二值化开运算处理
FPGA图像处理-图像二值化开运算处理
热门资讯
网友晒图
图文推荐


  • 微信公众平台

  • 扫描访问手机版