[X]关闭
搜索

zynq vdma的时钟问题

文档创建者：2563
浏览次数：5764
最后更新：2020-10-28
在进行VDMA图像开发时，发现例程里VDMA的时钟频率为100M，但Vid-out IP的时钟频率为74.5M，我想把VDMA的时钟频率改成74.5M，修复Timing问题。通过clocking wizard输出74.5M时钟，但是在SDK运行时会发现无法终止程序运行的错误，请问这是什么原因造成的？以下是截图

本帖子中包含更多资源

您需要 登录 才可以下载或查看，没有帐号？立即注册

x
回复

使用道具 举报

发表评论已发布 1 条

2563

发表于 2020-10-28 17:30:00 | 显示全部楼层

问题已解决
回复 支持 反对

使用道具 举报

高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

XILINX 官网| 站点统计| Archiver| 手机版| 米联客品牌主页|
版权所有 UISRC.COM Copyright © 2023-2026, 常州一二三电子科技有限公司. ( 苏ICP备19046771号-2 ) 站点内容版权归常州一二三电子科技有限公司所有，如侵犯您的权益，请联系客服处理