问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

微信扫一扫 分享朋友圈

已有 7093 人浏览分享

开启左侧

zynq vdma的时钟问题

[复制链接]
7093 1
在进行VDMA图像开发时,发现例程里VDMA的时钟频率为100M,但Vid-out IP的时钟频率为74.5M,我想把VDMA的时钟频率改成74.5M,修复Timing问题。通过clocking wizard输出74.5M时钟,但是在SDK运行时会发现无法终止程序运行的错误,请问这是什么原因造成的?以下是截图

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

×

评论 1

2563  新手上路  发表于 2020-10-28 17:30:00 | 显示全部楼层
问题已解决
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

0

关注

0

粉丝

1

主题
精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版