问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 7827 人浏览分享

开启左侧

PCIE adc数据采集例程的问题

[复制链接]
7827 1
各位高手大家好,最近在研究pcie ADC数据采集例程时有个疑问,如果使用的是高速的ADC,进入fifo中的数据量会比较大,这时是不是应该把采集到的数据依次放置在axislave的ip核 4G的空间中,然后再等待上位机来读取?D:\axislave_range.png

评论 1

gentlebreeze5  新手上路  发表于 2020-9-10 14:15:27 | 显示全部楼层
按照上述方式,只能做录波功能,而且时间受限(取决于存储大小,以及数据写入速率);高速采集中,一般会对采集数据进行缓存(同时解决跨时钟问题),然后通过高速接口如pcie,快速进行发送。整个过程是实时采集与发送。
您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版