问答 店铺
热搜: ZYNQ FPGA discuz

QQ登录

只需一步,快速开始

微信登录

微信扫码,快速开始

切换到宽版
微信扫一扫 分享朋友圈

已有 5118 人浏览分享

开启左侧

关于fdma例程1的使用问题

[复制链接]
5118 0
使用fdma教程1中的例程修改下(主要是修改部分),对ddr的同一地址进行不断写入,在sdk中不断读取此位置开始后的256个数据,为什么没有变化呢?
  parameter DDR_BASE = (10*1024*1024);
  assign pkg_wr_addr =  DDR_BASE;
  assign pkg_wr_data = pkg_wr_cnt;
  always @(posedge ui_clk)
  begin
    if(!ui_rstn)begin
        T_S <=0;
        pkg_wr_areq <= 1'b0;
        pkg_rd_areq <= 1'b0;         
        pkg_wr_cnt<=0;
        pkg_rd_cnt<=0;
        pkg_addr<=0;      
    end
    else begin
        case(T_S)
        WRITE1:begin
            if(pkg_wr_cnt>=32'd536870911) pkg_wr_cnt<=0;
            pkg_wr_areq  <= 1'b1;
            T_S <= WRITE2;
        end
        WRITE2:begin
            pkg_wr_areq  <= 1'b0;
            if(pkg_wr_last) begin
                 T_S <= WRITE1;
             //    pkg_wr_cnt <= 32'd0;
            end
            else if(pkg_wr_en) begin
                pkg_wr_cnt <= pkg_wr_cnt + 1'b1;
            end
        end

        endcase
    end
  end

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

精彩推荐
热门资讯
网友晒图
图文推荐

  • 微信公众平台

  • 扫描访问手机版